This paper presents through derivation of operational principle of voltage-controlled oscillator based analog-to-digital converter(VCO-ADC). Design parameters such as VCO phase noise, linearity and the phase noise of sampling clock for VCO-ADC are defined and the effect of the parameters on VCO-ADC is analyzed. Design guide based on the analysis is also provided. This design guide illustrates for the optimum power management and design architecture for given specification of VCO-ADC. After the analysis and design guide, novel techniques to achieve high performance VCO-ADC are introduced. Sub-feedback VCO is a promising VCO architecture to enhance the time resolution of VCO as its number of phase and frequency tuning range can be independently controlled. Phase interpolation is also a feasible technique to enhance the resolution. Analysis and implementation of digital calibration to compensate for the non-linearity of VCO is also presented. The design issues and circuit detail of the VCO-ADCs using proposed techniques are introduced. Finally measurement results of the ADCs are presented.
최근 발전된 CMOS 공정에서 낮은 전압공간(voltage headroom)에 의해 고성능 아날로그 디지털 변환기 설계가 어려워지고 있다. 전압조절 발진기를 이용한 시간 기반 아날로그 디지털 변환기는 미래의 저전압 공정에서 고성능 아날로그 디지털 변환기 구현을 위해서 희망적인 대안으로 떠오르고 있다. 이것은 시간 기반 아날로그 디지털 변환기는 디지털 회로를 최대한 사용하고, 변환기의 아날로그 회로 부분을 줄였기 때문이다. 하지만 전압조절 발진기의 선형성, 위상잡음 때문에 고성능 아날로그 디지털 변환기 구현에 어려움을 격고 있다.
기존의 아날로그 디지털 변환기는 비교기(comparator)와 참고 전압(voltage reference)을 이용해 아날로그 전압을 디지털 값으로 변환한다. 이 때 변환 속도는 비교기의 속도에 의해 결정되고, 해상도는 비교기와 참조 전압의 정확도에 의해 결정되게 된다. 이때 CMOS 공정이 발달할수록 비록 소자 속도는 증가하지만 정확도는 낮은 전압공간과 소자 고유 잡음에 의해 나빠지는 문제점이 있다. 하지만 전압조절 발진기 기반 아날로그 디지털 변환기는 아날로그 신호를 먼저 시간 정보로 변환한 후에 디지털 값으로 변환하므로, 발전된 공정에서의 아날로그 디지털 변환기 설계에서 발생했던 문제점을 해결할 수 있다.
전압조절 발진기의 성능이 시간기반 아날로그 디지털 변환기에서 가장 중요한 요소 중 하나 임에도 불구하고, 이에 대한 연구가 주목받지 못하고 있다. 더불어 전압조절 발진기의 성능과 변환기의 성능의 관계역시 정확히 해석되지 못하였다. 비록 이상적인 전압조절 발진기에 대한 성능 관계식은 발표 된 바 있지만 전압조절 발진기의 위상 잡음, 비선형성, 샘플링 클락의 위상잡음에 의한 영향은 해석되지 않았다. 하지만 이러한 요소는 변환기 해상도 성능에 매우 큰 영향을 주게 된다. 또한 이전까지 시간 기반 아날로그 디지털 변환기의 성능은 아직까지 기존 아날로그 디지털 변환기 성능에 크게 못 미치고 있다. 이미 57fJ/conversion의 FOR을 가지는 아날로그 디지털 변환기가 소개된 바 있지만 이 변환기의 FOM은 subthreshold 전력전압에서 구동시켰기 때문이지 고성능의 변환기를 설계해서가 아니다.
본 논문에서는 부분되먹임(sub-feedback) 전압조절 발진기와 위상 삽입(phase interpolator) 기술에 대해 설명하고 구현한다. 부분되먹임 전압조절 발진기에서는 출력 주파수와 발진기의 stage수를 독립적으로 조절 할 수 있고, 위상삽입 기술은 전압조절 발진기의 출력 위상 수를 늘릴 수 있으므로 모두 해상도 개선에 도움이 된다. 또한 전압조절 발진기의 비선형성이 야기하는 성능 감소를 막기 위해 디지털 보정(digital calibration)방법을 소개 한다. 그리고 전압조절발진기의 위상잡음, 비선형성, 샘플링 클락의 위상잡음 등이 변환기 성능에 미치는 영향을 분석하고, 이를 기반으로 최적화된 시간기반 아날로그 디지털 변환기를 설계하는 디자인 가이드를 제시한다. 마지막으로 이러한 방식으로 구현된 아날로그 디지털 변환기의 회로와 측정 결과를 소개한다.