서지주요정보
IPD 변압기를 이용한 Quasi-4 pair 구조의 GSM용 CMOS RF 전력증폭기 = GSM RF CMOS power amplifier using quasi-4 pair structure with integrated-passive-device transformer
서명 / 저자 IPD 변압기를 이용한 Quasi-4 pair 구조의 GSM용 CMOS RF 전력증폭기 = GSM RF CMOS power amplifier using quasi-4 pair structure with integrated-passive-device transformer / 이홍탁.
저자명 이홍탁 ; Lee, Hong-Tak
발행사항 [대전 : 한국과학기술원, 2008
Online Access 원문보기 원문인쇄

소장정보

등록번호

8019230

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 08070

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Polar transmitter is exceedingly attractive architecture because of its many advantages over conventional transmitters. Accordingly, its power amplifiers are intensively being studied. Recently, due to the development of a CMOS process and technique of design, the possibility of a CMOS power amplifier has been successfully demonstrated. It’s so beneficial that a CMOS power amplifier (PA) is expected to be cheaper than GaAs HBT power amplifiers which are popular, and can be readily integrated with various digital control circuits in mobile transmitters. A well-known method of designing a CMOS power amplifier is distributed active transformer (DAT) which uses combinations of differential pairs and 1:1 slab inductors. By adding up these combinations more and more, output power of power amplifier can be increased relatively. However, by this way, it’s needed to utilize more transistors and components in circuit, and causes its complexity and large chip area. To overcome these problems and maximize the PA’s performance, the Quasi-4 pair structure is proposed. By using this, number of needed components in power amplifier circuit for high-power and complexity of their accompanied driving blocks can be effectively reduced. Also, to prevent the degradation of efficiency in CMOS power amplifiers due to its passive devices with a low quality factor, a transformer on an integrated passive device (IPD) is used as an output power combiner and a matching circuit. A two-stage 1.7 GHz CMOS power amplifier for GSM application is designed using the proposed Quasi-4 pair structure and integrated passive device (IPD) transformer. The designed power amplifier delivers an output power of 33.8 dBm and a power added efficiency of 50%, including the losses of the bonding wires and the output transformer.

본 논문은 무선 송신단에 사용할 CMOS 공정을 이용한 고출력, 고효율의 RF 전력증폭기의 설계 및 제작을 목표로 하였다. CMOS 공정만을 이용한 송신단의 구현은 개인 무선 통신기기의 소형화와 저비용 설계가 점차 이슈가 되고 있는 상황에서 매우 필요한 해법이다. 이를 구현하는 데 있어서 전력 증폭기는 송신기 구조의 전력 관련 특성을 결정짓는 중요한 요소 이다. 차세대 송신단의 구조로 주목을 받고 있는 Polar transmitter 구조는 비선형 전력 증폭기를 사용함으로써 송신단의 효율을 증가 시킬 수 있으며, 다중모드의 구현에 용이하다. CMOS 전력증폭기는 CMOS 공정에서의 단점을 극복하고 출력 전력을 향상시키기 위하여 전송선 변압기와 전압결합방식을 이용하였다. 이러한 방식의 설계에 있어 출력 전력을 향상시키기 위해서 필요한 회로상의 소자 수를 효과적으로 줄이기 위해 전력 증폭단의 구조를 새롭게 제안하였다. 제안한 전력 증폭기의 구조를 통해 다수의 전력 결합을 위해 필요한 전력 증폭단의 소자 수를 줄이고, 이와 수반된 구동 증폭단 및 Feeding 을 위한 금속선의 배치를 간단히 할 수 있다. 결과적으로 적은 수의 소자를 사용하고도 결합되는 전력의 크기를 극대화 하고 사용하는 회로의 면적을 효과적으로 줄일 수 있다. 또한 고효율 전력 증폭기의 구현을 위해서는 전력이 결합되는 변압기 회로 상에서의 손실을 줄여야 한다. 따라서 변압기를 증폭회로 상이 아닌 Integrated Passive Device 상에서 구현하였다. Integrated-Passive-Device 변압기를 이용한 전력증폭기는 변압기가 반도체 기판 상에 존재 할 때와 같이 주변회로에 영향을 주는 일이 없어서 전력증폭기가 더욱 높은 안정성을 확보할 수 있다. 상기 제안한 전력 증폭기의 구조와 Integrated Passive Device 를 이용한 출력단의 구성으로 본 전력 증폭기는 설계, 제작되었다. 상기 전력증폭기는 0.1㎛ RF CMOS 공정과 Telephus Integrated Passive Device 를 이용하여 성공적으로 설계되었으며, 현재까지 게재된 watt 급 출력 전력을 생성하는 CMOS 전력증폭기중에서 최고수준의 출력전력을 기록하였다.

서지기타정보

서지기타정보
청구기호 {MEE 08070
형태사항 ix, 84 p. : 삽도 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Hong-Tak Lee
지도교수의 한글표기 : 홍성철
지도교수의 영문표기 : Song-Cheol Hong
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 참고문헌 수록
주제 CMOS Power Amplifier;Integrated-Passive-Device Transformer;Cascode Structure;Voltage Combining Method;
CMOS 전력 증폭기;IPD 변압기;캐스코드 구조;전압 결합 방식;
QR CODE qr code