서지주요정보
Studies of physico-chemical properties of self-assembled monolayers and carbon nanotube devices by scanning probe microscopy = 주사탐침기술을 이용한 자기조립분자막 및 탄소나노튜브 소자의 물리화학적 특성 연구
서명 / 저자 Studies of physico-chemical properties of self-assembled monolayers and carbon nanotube devices by scanning probe microscopy = 주사탐침기술을 이용한 자기조립분자막 및 탄소나노튜브 소자의 물리화학적 특성 연구 / Joon-Sung Lee.
저자명 Lee, Joon-Sung ; 이준성
발행사항 [대전 : 한국과학기술원, 2008].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8018915

소장위치/청구기호

학술문화관(문화관) 보존서고

DCH 08002

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Current trend of miniaturization requires new methodologies to be developed and put to use. One, and perhaps the most important of them is scanning probe microscopy (SPM), which has been evolving in tandem with nanoscience and nanotechnology. In this work, we use various SPM methods to investigate structures and characteristics of low-dimensional nanostructures: a molecular self-assembled monolayer (SAM) and carbon nanotube field-effect transistor (CNFET). Specifically, structures of pyrrolyl-terminated alkanethiol SAMs on gold are studied by STM, and gate hysteresis and its local inhomogeneity in CNFET are studied by scanning surface potential microscopy (SSPM) and scanning gate microscopy (SGM). Chapter 1 is devoted to introduction of backgrounds and current knowledge of relevant research fields that are needed to understand and appreciate the results given in Chapters 3. Details on experiments such as sample preparation methods and analysis methods are given in Chapter 2. Experimental results and discussion for each topic are given in Chapter 3, and their conclusions are given in Chapter 4. In Section 3.1, molecular ordering of pyrrolyl-terminated alkanethiol ($PyC_nSH$, n = 11 or 12) SAMs on Au(111) substrates is investigated by STM and other spectroscopic methods. The SAMs, which are formed in a disordered state at room temperature, can be ordered either globally by thermal annealing at 70℃ or locally via stimulation with repetitive STM scans. The ordered phase is characterized by small domains of molecular rows formed along <11$\overline{2}$> directional set with an inter-row corrugation period close to 1.44 nm, in which defects are abundant. Based on the experimental results, the molecular arrangement in the ordered $PyC_nSH$ SAM is proposed to be a ($5\times\sqrt{3}$)rect structure with a molecular deficiency $\ge$ 10%. While mechanical interactions between molecules and scanning probe tips has been pointed out as the major cause of scan-induced phase transitions in other SAM systems, electronic or electrostatic factors are thought to affect considerably the scan-induced ordering process in this SAM system. From comparison of surface molecular coverage between disordered and thermally ordered SAMs of $PyC_{12}SH$, it is inferred that the disorder can be ascribed to both kinetic and thermodynamic factors. The kinetic barrier to the ordered phase is supposed to result from strong dipole-dipole interactions among the pyrrolyl endgroups. In Section 3.2, gate hysteresis of CNFETs on silicon oxide substrates is studied in an ultra-high vacuum (UHV) at low temperatures. It is found that the hysteresis is neither reduced by thermal annealing at temperatures over 300℃ under UHV, nor significantly affected by independent adsorption of ammonia or water at T=56K. However, the hysteresis decreases greatly upon coadsorption of water and ammonia below condensation temperatures, and restores completely with desorption of the adsorbed water layer. Based on these results, it is concluded that the main cause of gate hysteresis in CNFETs on silicon oxide substrate is charge transfer between carbon nanotube and charge traps at the silicon oxide/ambient interface. A mechanism for gate hysteresis, which involves surface silanol groups as the major sources of screening charges, is proposed. This surface silanol model is supported by results from SSPM. In Section 3.3, local nature of gate hysteresis in a CNFET is studied using SGM. A sequential set of SGM images of the CNFET fabricated on a $SiO_2$/Si substrate are obtained at a low temperature under an ultra-high vacuum. Comparisons of the SGM images obtained at decreasing and increasing gate voltage steps reveal that the order of appearance of SGM defects cannot be accounted for by a uniform distribution of hysteretic gate screening along the carbon nanotube (CNT) channel. It is concluded that the gate hysteresis in the CNFET has substantial local variations along the CNT. The local inhomogeneity in gate hysteresis is attributed to inhomogeneous distribution of screening charge traps or sources on the $SiO_2$ surface.

본 연구에서는 주로 다양한 주사탐침기술 및 기타 실험 방안을 이용하여 특정 종의 자기조립단분자막과 탄소나노튜브소자의 일부 물리적, 화학적 특성을 규명하였다. 구체적으로, Au(111) 기판상에 형성된, pyrrole 말단기를 가지는 alkanethiol 의 자기조립단분자막과, 이산화실리콘 절연막 위에 제작된 탄소나노튜브 트랜지스터의 특성에 대한 연구를 실시하였다. 본문의 제 1 장에는 실험 결과를 이해하기 위해 필요한 다양한 배경 지식을 정리 수록하였고, 제 2 장에서는 실험 방법 및 사용된 시료와 측정 시스템에 대해 기술하였다. 제 3 장은 실험 결과들과 이에 대한 논의로 구성되었고, 제 4 장에는 결론을 수록하였다. 제 3.1 절에는, pyrrole 말단기와 긴 alkyl chain linker(dodecane/undecane)로 구성된 thiol분자의, Au(111) 기판상에 형성되는 자기조립단분자막에 대한 연구 결과가 수록되었다. 이와 같은 분자들로 이루어진 분자막은 상온에서 무질서한 상으로 형성되었다. 그런데, 이 막이 주사터널현미경의 탐침에 의한 자극 혹은 섭씨 70도의 가열에 의해 질서상으로 정렬되는 현상이 발견되었다. 이 질서상은 Au(111) 기판상의 <11$\overline{2}$>방향으로 형성되고, 약 1.47 nm 의 간격을 가지는 열 구조로 특징지워졌다. 주사터널현미경 및 기타 다양한 방법에 의한 조사 결과, 이 질서상은 ($5\times\sqrt{3}$)rect 구조를 바탕으로 하여 이루어진 것으로 추정되었다. 일반적으로 다른 자기조립단분자막에서 일어나는 탐침에 의한 구조상의 재정렬에 비해, 이 분자막의 구조상 정렬에는 특징적으로 전자/전기적인 기여가 상당한 것으로 볼 수 있었다. 정렬상과 무질서상 시료들의 표면 분자 밀도에 대한 비교를 통해 이 분자막의 무질서 선호에는 동역학적인 기여와 열역학적인 기여가 공히 존재하는 것으로 추론되었으며, 특히 이 동역학적인 기여는 pyrrolyl 말단기 간의 dipole-dipole 상호작용에 기인하는 것으로 추정되었다. 제 3.2 와 3.3 절에는 탄소나노튜브 트랜지스터의 게이트 이력 현상에 대한, 초고진공/저온 환경에서의 연구 결과가 수록되었다. 상온 및 대기중에서 탄소나노튜브 트랜지스터에 일반적으로 상존하는 게이트 이력 현상이, 진공 하에서의 섭씨 300 도 가열 냉각 후에도 존재한다는 사실이 확인되었다. 이 결과는 표면에 흡착된 물이 게이트 이력 현상의 직접적인 원인이 되지 않는다는 점을 시사하였다. 또한, 동 시료를 56 K으로 냉각하거나, 냉각 후 물 또는 암모니아를 시료 표면에 독립적으로 흡착시킨 상태에서도 역시 게이트 이력 현상이 존재한다는 사실이 발견되었다. 반면에, 동 온도에서 물과 암모니아를 같이 흡착시켰을 때에는 게이트 이력 현상이 대거 감소하였고, 온도를 적당히 상승시켜 흡착된 가스가 대부분 탈착되자 게이트 이력이 복원되었다. 따라서, 이산화실리콘 절연막 위에 형성된 탄소나노튜브 트랜지스터에서의 게이트 이력 현상은 기판 표면에 존재하는 게이트 차폐 전하 트랩에 의해 발생된다는 결론을 얻었다. 추가적으로 이산화실리콘 표면에 존재하는 silanol 그룹이 그 게이트 차폐 전하의 원천이 된다는 가정을 도입하여 게이트 이력 현상의 각종 특성을 정성적으로 설명하였다. 동 시료에 대해 행해진 주사표면전위현미경 측정 결과 또한 상기 silanol모델을 뒷받침하였다. 탄소나노튜브 트랜지스터에 존재하는 게이트 이력 현상의 국재적 특성에 대한 연구를 추가적으로 실시하였다. 초고진공/저온 환경 하에서 동 시료에 대해 주사게이트현미경 측정을, 기판 배면 게이트 전압을 변화시키면서 순차적으로 행하였다. 일반적으로, 탄소나노튜브 트랜지스터에 대하여 주사게이트현미경 측정을 실시하면 그 탄소나노튜브를 따라 형성된 국재적 전위차에 대한 정보를 얻을 수 있다. 한 묶음으로 얻어진 주사게이트현미경 측정 결과들에 대한 분석으로부터, 동 탄소나노튜브 트랜지스터에서 발생한 게이트 이력이 위치에 따라 균일하지 않다는 결론이 얻어졌다. 이와 같은 국재적인 게이트 이력의 불균일성은 기판 표면의 게이트 차폐 전하의 원천이나 트랩 분포가 불균일하다는 점에 기인하는 것으로 추론되었다.

서지기타정보

서지기타정보
청구기호 {DCH 08002
형태사항 ix, 149 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이준성
지도교수의 영문표기 : In-sung S. Choi
지도교수의 한글표기 : 최인성
수록잡지정보 : "Origin of Gate Hysteresis in Carbon Nanotube Field-Effect Transistors". The journal of physical chemistry C, v.111 no.34, pp. 12504-12507(Amer)
학위논문 학위논문(박사) - 한국과학기술원 : 화학과,
서지주기 Includes References
주제 pyrrole,;alkanethiol,;transformation,;field-effect transistor,;gate hysteresis
피롤,;단분자막,;상변화,;트랜지스터,;게이트 이력
QR CODE qr code