서지주요정보
바이트 인코딩 기법을 이용한 저전력 데이터 캐시 구조 = Energy efficient data cache organization with byte-encoding technique
서명 / 저자 바이트 인코딩 기법을 이용한 저전력 데이터 캐시 구조 = Energy efficient data cache organization with byte-encoding technique / 정승민.
저자명 정승민 ; SeungMin Jung
발행사항 [대전 : 한국과학기술원, 2007].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8018726

소장위치/청구기호

학술문화관(문화관) 보존서고

MCS 07053

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Recently in the embedded computing environment, a lot of embedded microprocessors are used in handheld devices, such as cellular phone, PDA (Potable Digital Assistants) and PMP (Portable Media Player), while requiring various functionality, high performance, and low power. Moreover, those devices are operated by a battery which is limiting factor of mobility. For this reason, reducing a power in embedded processor is becoming increasingly significant. We propose an enhanced Frequent Value Cache (FVC), OB-FVC, based on the observation that a small number of distinct words (4 bytes) are spread over the cache area, and most of them could be represented as only one byte (OB). When storing OB-FV (Frequent Value) word in a cache, OB-FV word is encoded into 8-bit byte data and stored and when loading word which is OB-FV from cache, only 8-bit byte data is read and restored to original value instead of reading whole 4-byte word. Thus, by not accessing remained 3-bytes of the word, we can save dynamic power dissipation. In addition to dynamic power saving, we can save static power saving by turning off SRAM cells containing unused 3-bytes of FV word, also. We evaluated performance with some of the MiBench and MediaBench benchmarks, and compared the results with previous energy efficient FVC. We can obtain 15\% power reduction in 16KB, L1 data cache, which is 1.5 times as much the previous FVC achieved. Moreover, our approach could be applied to general purpose processor besides ASP (Application Specific Processor), in which the previous FVC scheme could be applied only.

최근의 이동형 컴퓨팅 환경에서의 내장형 프로세서는 본래의 목적 이외에 다양한 프로그램 수행 능력을 필요로 하게 되었고, 또한 고성능을 요구하게 되었다. 이로 인해 전력 소모가 급격하게 증가하게 되었으나, 이동성을 고려하여 이전보다 적은 전력 소모를 요구하고 있다. 본 논문은 캐시내의 존재하는 많은 워드 데이터가 자주 사용되는 몇몇 워드들로 구성된다는 점과 이러한 워드 값들의 대부분이 1 바이트로 표현 가능하다는 관찰로부터 전력 소모를 줄일 수 있는 데이터 캐시 구조를 제안하고자 한다. 자주 사용되는 워드 값들은 8 비트, 1 바이트로 인코딩되어 저장되고, 인코딩된 워드 값을 읽어 올 때, 1 바이트 만을 읽어 온 후 원래의 워드 값으로 복원한다. 따라서 인코딩 된 워드 값 접근 시, 4 바이트를 접근하지 않고 1 바이트만을 읽고 씀으로써 나머지 바이트를 접근하는데 소모되는 동적 전력을 줄일 수 있다. 또한 자주 사용되는 워드의 나머지 바이트들의 메모리 셀에 대해 전압을 차단함으로써 정적 전력을 줄일 수 있다. 시뮬레이션을 통해 성능 평가를 하였으며, MiBench와 MediaBench 벤치마크를 통해 일반 캐시에 비해 15\%의 전력 감소를 얻을 수 있었고, 기존의 자주 사용되는 워드를 이용하여 에너지 소모를 줄인 FVC(Frequent Value Cache) 방법에 비해 약 1.5배의 전력 소모를 더 줄일 수 있었다. 또한 기존의 FVC와 달리 ASP(Application Specific Processor)뿐만 아니라 GPP(General Purpose Processor)에도 적용할 수 있는 장점을 가지고 있다.

서지기타정보

서지기타정보
청구기호 {MCS 07053
형태사항 vi, 45 p. : 삽도 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Seung-Min Jung
지도교수의 영문표기 : Seung-Ryoul Maeng
지도교수의 한글표기 : 맹승렬
학위논문 학위논문(석사) - 한국과학기술원 : 전산학전공,
서지주기 참고문헌 : p. 44-45
주제 FVC(frequent value data cache), low power
저전력 데이터 캐시
QR CODE qr code