As demand for portable computing and communication devices has been increasing rapidly, the power management such as frequency scaling, is getting important. Various power management techniques require on-chip clocks to be suspended or scaled down in frequency. The fast acquisition characteristic of PLL is crucial in both cases. This thesis explores how fast acquisition is achieved in an all-digital PLL (ADPLL) while minimizing overhead in area.
To minimize ADPLL frequency acquisition time the DCO control code is initially predicted for the desired output frequency. As the DCO output frequency is susceptible to process, voltage, and temperature (PVT) variations, the DCO control code predictor use PVT domain translation technique. This PVT domain translation technique monitors the PVT variations and predicts the DCO control code close to the desired output frequency. The PVT domain translation technique helps the DCO control code predictor achieve overall prediction accuracy of 95-97% over the entire operating output frequency. The PVT domain translation uses a PVT sensor that is a small delay cell chain ring oscillator. This PVT sensor achieves 40% reduction of area, since it replaces 2 inner DCOs and each occupies 20% of ADPLL area.
The proposed ADPLL is implemented in a 0.25㎛ CMOS technology. This ADPLL operates from 105MHz to 410MHz and occupies only 0.12㎟. The ADPLL has 1 cycle frequency acquisition time with accuracy of 95%, and 2-23 cycle phase acquisition time with 4% phase error. The lock-in time becomes 3-24 cycles with 21-71ps jitter (peak-to-peak).
휴대용 컴퓨터, 통신 기기에 대한 수요가 급속히 증가하면서, 동적 주파수 변환과 같은 전력관리 기술이 점점 중요해지고 있다. 다양한 전력관리 기술이 온칩 클락의 멈춤 및 주파수 변환 등을 요구하고 있다. PLL의 빠른 동기화 특성은 이 두 가지 경우 모두에서 중요하다. 이 논문은 ADPLL에서 칩 면적의 증가 없이 빠른 동기화를 방법을 연구하였다.
ADPLL의 동기시간을 빠르게 하기 위한 방법으로, 필요한 출력 주파수에 맞게 DCO 제어 코드를 처음부터 예측한다. 하지만 DCO의 출력 주파수는 공정특성, 전압, 온도 (PVT) 에 민감하기 때문에, DCO 제어 코드 예측기는 PVT 영역 변환 기술을 사용한다. PVT 영역 변환 기술은 PVT 변화를 감지하고, 필요한 출력 주파수에 가깝게 DCO 제어 코드를 예측한다. PVT 영역 변환 기술은 작은 링 발진기를 사용하고, 모든 주파수 영역에서 95-97%의 정확도를 보인다. 이 센서를 통한 PVT 영역 변환 기술은 두 개의 DCO를 사용하는 것보다 40%의 ADPLL 칩 면적 감소를 보여준다.
제안한 ADPLL은 0.25㎛ CMOS 공정으로 구현되었다. 이 ADPLL은 105MHz 에서 410MHz 의 범위에서 동작하고, 0.12㎟의 칩 면적을 차지한다. ADPLL은 95% 정확도에서 1 사이클의 주파수 동기시간을 가지고, 4% 정확도에서 2-23 사이클의 위상 동기시간을 가진다. 전체 락-인 시간은 21-71ps 지터에서 3-24 사이클을 가진다.
