Increasing on-die bandwidth has created a growing demand for faster off-chip links. Besides enhancing the data rates of individual links, dense communication environment is required to accommodate high aggregate throughput; the augmentation of the amount of data has induced routings on PCB to be more complex and dense. Under these circumstances, channels have become more susceptible to energy coupling caused by the neighboring channels, which is called crosstalk. There are two types of distortion resulting from crosstalk: amplitude distortion and timing jitter. These distortions cause serious impairments on data. However, recent works of crosstalk cancellation mostly focus only on the compensation of amplitude distortion.
This thesis presents the design of a transmitter with a new crosstalk compensation scheme. The proposed scheme detects the crosstalk mode of two neighboring channels by comparing their signal patterns. Among five crosstalk modes, even and odd modes are responsible for timing distortion, and superposition modes are responsible for amplitude distortion. According to the mode information, the proposed compensator provides the appropriate compensation. Since the proposed compensator composed of both phase compensator and glitch canceller, the crosstalk can be effectively reduced. The efficiency of the transmitter is demonstrated by transmitting a 3.2Gb/s data over 4-inch FR4 channel. The proposed transmitter is designed in 0.18um CMOS process. The peak-to-peak jitter of transmitted data is simulated as 106-ps.
최근 마이크로 프로세서의 대역폭이 넓어지고 처리해야 할 정보의 양은 많아짐에 따라 인터페이스가 병목으로 작용하고 있다. 따라서 보다 빠르면서 신호의 무결성이 보존되는 인터페이스 회로가 칩 간의 통신에 절대적으로 필요한 부분이 되었다. 게다가 많은 양의 정보를 전달하기 위한 시리얼 링크가 작은 공간에 다수 밀집됨에 따라 링크 간의 간격이 좁아졌고 그로 인한 영향도 무시할 수 없게 되었다. Inter-symbol interference (ISI)와 크로스톡으로 인하여 링크의 데이터 속도가 제한되고 있다. 이를 해결하기 위해 ISI를 보완하기 위한 pre-emphasis나 이퀄라이저에 대한 연구가 활발히 이루어지고 있으며, 크로스톡을 보완하기 위한 회로도 제안되고 있다.
하지만 지금까지 제안된 크로스톡 보완 회로는 그 보완 범위가 제한되어 있으며 주로 디지털로 구현되어 왔다. 이는 전력 소모도 크고 정밀도도 떨어진다. 본 연구는 이전에 발표된 크로스톡 보완 회로보다 체계적이고 효과적인 크로스톡 제거 방법을 제안하였다. 두 채널을 통과하는 데이터의 양상에 따라 크로스톡을 5가지의 모드로 분류하였다. 제안된 Mode Detector에서는 이와 같은 크로스톡의 모드를 인지하여 데이터의 양상에 대해 적응성을 갖는 크로스톡 제거가 가능하도록 한다. 또한 크로스톡으로 인한 데이터의 왜곡을 amplitude 관련 부분과 phase 관련 부분으로 나누었다. 두 왜곡이 각각 다른 크로스톡 모드에서 기인하는데, 이를 순차적으로 제거함으로써 2단계에 걸쳐 크로스톡을 보완한다. 게다가 제안된 트랜스미터의 마지막 출력단을 1-tap FIR 필터로 구현하여 간단하게나마 pre-emphasis의 기능을 포함시켰다.
제안된 transmitter는 0.18um CMOS 공정으로 설계되었다. Transmitter의 Core 부분 (I/O 부분 제외)의 면적은 1.0mm×1.4mm이다. 3.2GHz의 출력 데이터를 아이 다이어그램으로 도시하였을 때, 피크 투 피크 지터는 106-ps이다.
