A synchronizer for IEEE 802.16d system is implemented as a soft-core IP. This synchronizer does coarse time synchronization, fractional CFO estimation, fine STO estimation and integer CFO estimation, as the overall procedure proposed for IEEE 802.16d system. New architectures are proposed for each of these synchronizations.
First, the separated data-paths, with each of their optimal bit-widths, are proposed for the coarse time synchronization and the fractional CFO estimation. And dual data-paths for the coarse time synchronization are proposed with the adaptive selection of them. With the proposed architecture for these synchronizations, only about 40% of the power is consumed in the coarse time synchronization in spite of about 30% reduction of the gate count. Additionally, the accuracy of fractional CFO estimation is improved without the ambiguity of the selection with the pure auto-correlation for it.
Second, a new architecture for the joint estimation of fine STO and the integer CFO is proposed. This architecture presents a solution for the sensitivity of the one estimation to the error of the other. With this architecture, better performance can be achieved in entire SNR range, in on-line manner.
Fixed WiMAX라고도 불리는 IEEE 802.16d는 이동성과 함께 높은 데이터 전송속도를 보장하는 시스템으로, OFDM에 기반하고 있다. 따라서 무선채널의 다중경로에 따른 주파수 선택적인 페이딩과 심볼간 간섭에 의한 영향이 최소화된다. 그런데 이러한 OFDM 시스템에서 시간과 주파수의 동기화 성능은 시스템 전체의 성능에 큰 영향을 미치는 중요한 부분이다. 이 문제와 관련해서 기존의 연구들은 주로 이론적인 측면에만 집중되어 있어서 실제 하드웨어 구현과는 거리가 있었다. 본 논문에서는 먼저 OFDM 시스템에서의 시간과 주파수의 동기화 문제와 그 영향을 분석하였다. 그리고, 시간과 주파수의 동기화에 관련된 새로운 하드웨어 아키텍처를 제시하여, IEEE 802.16d 시스템을 위한 완전한 동기화기를 설계하였다.
먼저, 프리앰블의 시작을 인식하는 Coarse 시간 동기와 서브 채널 간격의 분수 배의 반송파 주파수 옵셋을 추정하는 새로운 아키텍처를 제시하였다. 일반적으로 Coarse 시간 동기와 반송파 주파수 옵셋은 수신신호의 자기상관함수를 사용하여 하나의 하드웨어를 사용하여 동시에 구한다. 제안하는 아키텍처에서는 이렇게 하나로 합쳐진 구조를 두 부분으로 분리하고, 각 부분의 비트크기를 최적화하였다. 그리고 이 두 하드웨어를 동작시키는 새로운 메커니즘을 제안하였다. 이를 통해, 하나로 합쳐진 기존의 구조에 비해 약 30% 정도의 하드웨어 감소 효과와, Coarse 시간 동기 추정시의 약 60%의 소비전력 감소효과가 있다. 추가적으로, Coarse 시간동기 추정은 높은 SNR에서는 최소한의 비트크기를 가지는 하드웨어로도 가능함을 발견하고 이를 수행하는 하드웨어를 추가하였다. 제안된 전체 구조에서는 현재의 SNR의 추정 결과에 따라 Coarse 시간 동기를 수행하는 하드웨어를 동적으로 선택하게 된다. 이는 높은 SNR에서 약 10%정도의 추가적인 소비전력 감소효과가 있다. 또한, 제안된 두 단계의 동기화 메커니즘에 따라 분수 배의 반송파 주파수 옵셋의 추정 정확도가 향상되었다.
둘째로, Fine 시간 동기와 서브 채널 간격의 정수 배에 해당하는 반송파 주파수 옵셋을 동시에 추정하는 새로운 아키텍처를 제시하였다. 일반적으로 Fine 시간 동기 추정과 반송파 주파수의 정수 배 옵셋의 추정은 서로 다른 쪽의 에러에 매우 민감하다. 따라서, 반송파 주파수의 정수 배 옵셋과 시간 동기의 제한 조건이 엄격한 IEEE 802.16d와 같은 시스템에서는 이러한 추정이 어렵게 된다. 본 논문에서는 이러한 문제를 해결하기 위해서, 미리 회전된 신호를 사용하여 병렬적인 상호상관 함수를 구함으로써, Fine 시간동기와 반송파 주파수의 정수배 옵셋을 동시에 추정하는 구조를 제안하였다. 모의 실험을 통해서 확인한 결과, 병렬적인 상호상관 함수에 의한 하드웨어 오버헤드가 있었지만, 동작 SNR의 전체 구간 안에서 기존의 알고리즘에 비해서 훨씬 좋은 성능을 보임을 확인하였다.
이렇게 본 논문에서 새롭게 제안한 아키텍처들을 적용하여, IEEE 802.16d를 위한 완벽한 동기화기를 Semi-Custom 디자인 과정을 통해 소프트코어 IP 형태로 설계하였다. 이 동기화기는 Coarse, Fine 시간 동기화를 수행하며, 분수 배와 정수 배의 주파수 옵셋을 추정하고 보정할 수 있다.
