The power amplifier has been one of the crucial components in wireless communication systems. Particularly, for mobile handsets, the power amplifier is the most power consuming block and seriously affects the talk-time of the handsets. Therefore, to reduce the output matching loss, the power amplifiers need high Q passive components, which are hard to be realized using MMIC technology. Usually, the output matching networks are implemented with high Q microstrip lines on dielectric substrates and surface-mount type (SMT) capacitors. The current power amplifier modules are composed of a GaAs HBT power amplifier, microstrip lines, and SMT capacitors. The power amplifier modules are bulky and expensive with the additional passive components. The future power amplifier module would adopt a cheap standard package, and the MMIC power amplifier would include all matching components on GaAs or Si substrates. The future power amplifier module will be composed of a MMIC power amplifier with on-chip input/output networks, bond wires, and a standard package. Undoubtedly, the power amplifier module is small and cheap because of no additional passive components.
This thesis presents CMOS and HBT power amplifiers using on-chip magnetically coupled lines for low loss output matching networks.
For the integrated output network, various coupled lines were characterized and compared. For balun operation, the edge-coupled lines are advantageous. The proposed autotransformer using the broadside-coupled lines shows 1:9 impedance transformation and low insertion loss.
A differential class-E amplifier was analyzed with some equations. The output power is proportional to the square of the transformer’s coupling coefficient, and the efficiency is independent of the coupling coefficient. The design equations of the differential class-E amplifier were presented. A variation of class-E amplifier using an autotransformer was proposed.
As the transceiver architecture is reformed and the process technology is scaled down, CMOS becomes one of reliable solutions for RFIC. Nevertheless, some limitations of low breakdown voltage, high knee voltage, and lossy substrate make it difficult to implement a power amplifier with CMOS. However, due to the advantages of System-On-Chip and low cost, CMOS power amplifiers are researched actively now. For 1.8-GHz GSM and EDGE applications, a power amplifier was designed using TSMC 0.18-μm CMOS technology. A novel active balun was proposed to replace an input integrated spiral transformer. The active balun is quite small and the phase and amplitude errors are less than 2° and 1 dB, respectively, from 1 GHz to 2 GHz, even at the P1dB. The active balun shows good balancing and large-signal operation. Using constant gate voltage biased cascode amplifiers for the driver stage, a load shared power amplifier was proposed to improve efficiency at the low output power region. The load shared power amplifier shows 32 dBm of Pout, 42% collector efficiency, and the drain efficiency improvement from 5% to 30% at 16 dBm of Pout in the partial measurement. Finally, the load shared power amplifier with the active balun and the pre-amplifier achieved 32.1 dBm of Pout, 36% of PAE, and 44 dB of dynamic range.
Multi-finger GaAs HBT needs ballast resistors to prevent thermal instability, but, the ballast resistors degrade the HBT performance. The proposed differential HBT power cell avoids the performance degradation and attains high frequency operation. The novel model extraction procedure for the differential HBT power cell was proposed. Using the extracted differential HBT power cell model, a 5-GHz differential HBT power amplifier was designed and fabricated with coupled lines for the model verification. The fabricated power amplifier provided 26 dBm of P1dB, and 33% of peak collector efficiency at 5.25 GHz, 802.11a WLAN band. The model predicted the performance of the power amplifier very well.
The proposed ideas about the power amplifiers are proven through the measurement results. The ideas are supposed to be adopted in power amplifiers and expected to improve the power amplifier performance with small size and low cost.
전력증폭기는 현대 이동통신시스템의 핵심 부품이고 큰 전력의 신호를 송출하기 때문에 가장 전력 소모가 많은 부품이다. 전력증폭기의 효율은 직접적으로 휴대폰의 통화시간에 영향을 주기 때문에, 전력증폭기의 출력단은 손실이 적은 정합회로로 구성되어야 한다. 현대 휴대폰에 들어가는 전력증폭기는 모듈의 형태로 사용되는데, 이 때 모듈은 화합물 반도체 기술로 만든 전력증폭기 핵심 칩과 출력단의 저손실 정합을 위해 사용하는 유전체 기판 위의 마이크로스트립 라인과 표면실장형태의 커패시터로 구성된다. 전력증폭기용 출력단 정합회로를 집적회로 기술로는 저손실 특성으로 구현하기 어렵기 때문에 기판 위의 마이크로스트립 라인을 이용하는데, 이러한 전력증폭기 모듈은 크기가 크고 부가적인 부품들로 인해 가격이 비싸다. 앞으로의 전력증폭기 모듈은 저렴한 표준 패키지 위에 출력단 정합회로가 집적회로 기술로 함께 집적된 전력증폭기를 본딩으로 연결한 형태가 될 것이다. 이러한 모듈은 부가적인 요소가 필요 없기 때문에 작고 싸게 만들 수 있다.
본 논문에서는 자기적으로 결합된 전송선을 출력단 정합회로로 이용하였으며, 실리콘 CMOS 기술과 화합물 이종접합트랜지스터 기술에 출력단 정합회로가 집적된 전력증폭기를 설계하였다.
집적회로 기술로 구현 가능한 여러 가지 결합 전송선의 특성이 분석되었고 비교되었다. 좋은 발룬을 위해서는 엣지 결합 전송선이 유리하다. 브로드사이드 결합 전송선을 이용한 단권변압기를 제안하였고, 1:9의 임피던스 변환비와 저손실 특성을 확인하였다.
차동구조의 Class-E 전력증폭기를 해석하였고, 출력전력이 변압기의 결합계수의 제곱에 비례하고, 효율은 결합계수와 관계가 없음을 보였다. 차동 Class-E 전력증폭기를 유도된 식을 통해 설계하였고, 단권변압기를 이용한 변형된 Class-E 전력증폭기를 제안하였다.
송신단 구조와 공정 기술이 발달함에 따라 CMOS 기술은 RFIC를 구현하는데 쓸만한 기술이 되었지만, 저항복 전압, 높은 무릎 전압, 손실이 많은 기판 등의 한계점들 때문에, CMOS로 전력증폭기를 구현하는 것은 쉽지 않았다. 그러나 시스템온칩과 생산단가를 낮출 수 있는 이점 때문에 최근에 CMOS를 이용한 전력증폭기의 연구가 활발히 수행되고 있다. 본 논문에서는 1.8 GHz 대역의 GSM/EDGE 용 전력증폭기를 TSMC 0.18-μm CMOS 기술을 이용하여 설계하였다. 먼저, 차동구조의 입력단에 필요한 발룬을 작고 효과적으로 구현할 수 있는 새로운 능동 발룬을 제안하였다. 제작된 발룬은 1~2GHz 범위에서 위상 오차가 2도 이내, 크기 오차가 1 dB 이내의 우수한 특성을 보였고, P1dB에서도 그 특성이 유지되어 대신호 동작도 가능함을 보였다. 저출력 조건에서 효율을 유지할 수 있는 부하 공유 전력증폭기를 제안하였다. 캐스코드 구조에서 공통 게이트 증폭기의 게이트에 고정 전압을 가하여 공급 전압이 낮은 영역에서 효율이 증가하는 것을 보였고 부하 공유 전력증폭기에 적용하였다. 부하 공유 구조의 부분 측정을 통해서 32 dBm의 출력전력, 42%의 드레인 효율을 얻었고 16 dBm의 저출력 영역에서 효율이 5%에서 30%로 향상되는 것을 실험을 통해 확인하였다. 능동 발룬과 전치증폭기를 적용한 전체 부하 공유 구조의 전력증폭기는 측정을 통해 32.1 dBm 의 출력전력, 36%의 효율, 44 dB 의 동작영역을 확인하였다.
이종접합 트랜지스터를 이용한 전력증폭기는 열효과에 의한 소자 파괴를 막기 위해 밸러스트 저항을 추가하는데, 이것은 전력증폭기의 성능을 저해한다. 본 연구에서는 밸러스트 저항에 의한 성능 감소를 막기 위해 새로운 차동 전력셀 구조를 제안하였고, 차동 전력셀의 모델 추출 방법을 제안하였다. 추출된 모델을 이용하여 5 GHz 대역의 차동 전력증폭기를 설계하였고, 모델이 잘 맞는 것을 검증하였다. 제작된 전력증폭기는 802.11a 밴드인 5.25 GHz에서 26dBm의 P1dB와 최대출력에서 33%의 콜렉터 효율을 얻었다.
제안된 여러 전력증폭기 관련 기술들은 그 실험 결과들을 통하여 입증되었다. 본 기술들은 전력증폭기에 바로 적용이 가능하며 여러 가지 성능 향상 및 모듈의 소형화와 단가 절감을 가져 올 수 있을 것으로 보인다.
