CMOS 이미지 센서는 기존의 전하 결합 소자 (CCD)와 비교하여 안 좋은 성능을 가진다. CMOS 이미지 센서 (APS)는 일반적으로 높은 잡음과 암전류, 작은 well 커패시턴스, 낮은 광반응도로 인하여, CCD 만큼의 넓은 동적 범위와 높은 신호대 잡음비를 가질수 없다. 전자적인 잡음 관점에서 보면, CMOS APS의 주요한 잡음원은 행/열 디코더, 아날로그 신호 처리기, 아날로그-디지털 변환기, 타이밍/제어 논리 회로와 같은 신호처리 블록과 함께 픽셀이 된다. 따라서 CMOS APS내에 존재하는 능동 픽셀의 잡음을 특성화하는 일은 중요하고도 필요하다.
본 연구에서는 능동 픽셀에서의 잡음을 설명할 수 있는 이론적인 잡음 모델을 개발하고, 이를 이용하여 최대의 신호대 잡음비를 가지는 최적의 설계 변수 (fillfactor, 트랜지스터의 크기, 바이어스 전류, 부하 커패시턴스)를 도출한다. 이론적인 잡음 모델을 개발하기 위해서, 포토다이오드의 축적 잡음과 리드아웃에 관련된 트랜지스터의 리드아웃 잡음을 고려하였다. 축적하는 동안 암전류와 광전류에 의한 산탄잡음을 고려하였고, 리드아웃하는 동안 열잡음과 명멸잡음을 고려하였다. 개발된 모델은 광전류의 크기, 포토다이오드의 커패시턴스, 축적 시간, 트랜지스터의 전달 컨덕턴스, 트랜지스터의 채널 저항, 팔로워의 게이트 소스간 커패시턴스, 부하 커패시턴스와 같은 입력 변수를 취할 수 있다.
개발한 잡음 모델을 검증하기 위하여, 2가지 종류의 테스트 칩을 구현하였다. 첫번째로, 최대의 SNR 특성을 보이는 포토다이오드 종류를 선정하기 위해서, 4 종류의 포토다이오드 $(n_{diffusion}/p_{substrate}, n_{well}/p_{substrate}, n_{diffusion}/p_{epitaxial}/p_{substrate}, n_{well}/p_{epitaxial}/p_{substrate})$ 를 가지는 CMOS APS를 설계, 제작하였다. 이 픽셀의 크기는 $100 \mu m x 100 \mu m$ 이다. 테스트 칩은 ETRI $0.8 \mu m$ (2P/2M) CMOS 공정을 이용하여 제작되었다. 출력 단자에서 잡음 전압을 측정했을 때, epitaxial 형태의 픽셀은 nonepitaxial 형태와 비슷한 값을 가지며, diffusion 형태의 픽셀은 well 형태보다 큰 값을 가졌다. 그러나, 입력 단자에서는 n_diffusion/p_epitaxial/p_substrate 형태의 픽셀이 다른 형태의 픽셀에 비하여 가장 좋은 SNR 특성을 보였다. 두번째로, 고분해능 X-선 영상화를 위하여 설계한 픽셀의 크기는 $20 \mu m$ 이다. 테스트 칩은 AMIS $0.5 \mu m$ (2P/3M) CMOS 공정을 이용하여 제작되었으며, 최적의 설계 변수를 포함한 여러가지 다른 설계 변수를 사용하였다. 잡음 측정 결과는 모델을 이용한 계산 결과와 잘 맞으며, 따라서 본 연구에서 개발된 잡음 모델을 이용하여 최적의 설계 변수를 도출할 수 있었다.
