서지주요정보
Characterization of acceptor-doped $Ba_{0.6}Sr_{0.4}TiO_3$ thin films as gate insulators for low voltage operating thin film transistors fabricated at room temperature = 저전압 구동 상온 공정 박막트랜지스터를 위한 게이트 절연막으로서 억셉터가 도핑된 $Ba_{0.6}Sr_{0.4}TiO_3$ 박막에 관한 연구
서명 / 저자 Characterization of acceptor-doped $Ba_{0.6}Sr_{0.4}TiO_3$ thin films as gate insulators for low voltage operating thin film transistors fabricated at room temperature = 저전압 구동 상온 공정 박막트랜지스터를 위한 게이트 절연막으로서 억셉터가 도핑된 $Ba_{0.6}Sr_{0.4}TiO_3$ 박막에 관한 연구 / Kyong-Tae Kang.
저자명 Kang, Kyong-Tae ; 강경태
발행사항 [대전 : 한국과학기술원, 2007].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8018022

소장위치/청구기호

학술문화관(문화관) 보존서고

DAME 07001

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Flexible electronics on polymer substrates require device structures that are amendable to room temperature fabrication and processing. Organic thin film transistors (OTFTs) based on pentacene satisfy this criteria. OTFTs have received intense interest for applications requiring, structural flexibility, large area coverage, and low-cost. Such applications include active matrix OLED/LCD displays, sensing devices, and radio frequency identification (RFID) tags. To obtain low voltage operation (a requirement for low power electronic systems) and high performance (i.e. high mobility), OTFTs often require the use of high capacitance gate insulator suitable for portable, battery-powered device applications. High capacitance gate insulators can be obtained by the use of very thin films and/or high dielectric constant gate materials. Very thin gate insulators can lead to significant manufacturing problems given that the surface roughness of the polymers may be on the order of the thickness of the insulators leading to pinholes in the insulator, and high resultant leakage currents. Flexible polymer substrates, often characterized by rough surfaces (RMS roughness ~ 3 nm), therefore benefit from the use of high-K dielectrics given that high electric fields can be achieved with use of thicker films (~ 200 nm) without need to increase operating voltage. Further, room temperature processing could enable 3D integration of large stacks of active electronic device layers as well as flexible/wearable electronics, and conformable 3D imaging. In addition, transparent thin film transistors (TTFTs), represented by ZnO-based TFTs which can be processed at room temperature have attracted much attention due to their potential of replacing hydrogenated amorphous or polycrystalline silicon (a-Si:H or poly-Si) TFTs. ZnO is a transparent compound semiconductor with a wide band gap (3.37 eV) which can be grown as a polycrystalline film at room temperature. Therefore, ZnO is considered to be an ideal material for serving as the channel layer in transparent and flexible TFTs because invisible ZnO-based TFTs offer higher aperture ratio for the transmission of backlight in flat panel displays. So far, considerable efforts have been done to obtain high performance ZnO (or doped ZnO)-based TFTs with high field-effect mobility $(1 \sim 80 cm^2/Vs)$ and high on/off ratios $(10^5 \sim 10^7)$. However, large threshold and high operating voltages are still a major limitation for portable, battery-powered applications. In order to drive higher operating current at lower bias voltages, high-K gate dielectrics of more than 200 nm thickness (pinhole-free and good step coverage) are normally needed to increase the capacitive coupling of the gate electric field to the ZnO channel layer. However, a common limitation of room or near room temperature deposited high-K dielectrics, e.g. barium zirconium titanate (BZT), $Bi_{1.5}Zn_{1.0}Nb_{1.5}O_7$ (BZN), $Al_2O_3$, $HfO_2$, and $TiO_2$ is their tendency to suffer from higher leakage currents, detrimental to ZnO-based TFT operation. Dimitrakopoulos et al. reported low voltage operating OTFTs using room temperature deposited $(Ba,Zr)TiO_3$ (BZT) and $(Ba,Sr)TiO_3$ (BST) thin films with relative dielectric constants of 17.3 and 16 respectively as gate dielectrics. However, BST films of thickness less than 200 nm suffer from relatively high leakage current densities, and need annealing at 400℃ after deposition, unsuitable for OTFTs application. Recently, BST thin films modified by the perovskite B-site acceptor were studied for microwave tunable device application given their low dielectric loss tangent $(tan \sigma)$ in the microwave frequency regime. However, the dielectric behavior of room temperature deposited acceptor-doped BST films has not yet been studied. Therefore, it is reported the effect of acceptor doping on the dielectric properties and leakage current characteristics of BST thin films as gate dielectrics and properties of TFTs based on acceptor-doped BST thin films as gate insulators.

플라스틱 기판(plastic substrates) 위에 제조된 연성 전자 소자(flexible electronics)는 상온 제조와 공정에 적합한 소자의 구조를 필요로 한다. 펜타신 (pentacene)이라는 유기반도체 물질을 기반으로 하는 유기 박막트랜지스터 (organic thin film transistors(OTFTs))는 이러한 요건을 충족시킨다. OTFT는 구조적 유연성, 대면적 증착, 그리고 저가의 공정이 가능한 소자 제작에 용이하므로 많은 관심을 받아 왔으며 능동형 유기발광소자(active matrix OLED), 액정표시장치(LCD), 센서, 라디오 주파수 식별 장치(radio frequency identification (RFID) tags) 등에 응용될 수 있다. 또한 ZnO를 기반으로 제조되고 있는 TFT 같은 경우 가시광선 영역에서 투명한 ZnO의 특성, 유기반도체 물질에서는 기대할 수 없는 매우 높은 모빌리티(mobility), 대기나 수분에 약한 유기 반도체와는 달리 대기와 수분에 강한 무기 반도체적인 특성 등으로 인해서 많은 연구가 진행이 되고 있으며 그 응용 분야도 투명 박막트랜지스터(transparent thin film transistors(TTFTs)), 광감 센서, 가스 센서 등 여러 가지에 이를 정도로 다양하다. 그러나 현재까지 보고된 대부분의 이러한 상온 공정 기반의 OTFT 및 TTFT 소자들은 작게는 수십, 크게는 수백 볼트의 높은 전압에서 구동된다고 보고 되어 있어 저전압 구동에 대한 연구가 시급한 실정이며 이는 현대 부품 소자들이 소형화, 휴대화 되고 있는 측면에서 볼 때 배터리 구동을 어렵게 하는 요소가 된다. 저전압 구동을 이루기 위해서는 게이트 절연막의 커패시턴스(capacitance)를 증가시킴으로써 가능하다. 즉, 외부로부터의 전원 공급이 충분하지 않은 배터리 구동 소자의 실현을 위한 저전압 구동과 높은 모빌리티 (mobility)의 실현을 위해 상온 공정 TFT는 높은 커패시턴스(capacitance)를 갖는 게이트 절연막을 사용해야 한다. 높은 커패시턴스를 갖는 게이트 절연막은 매우 얇은 게이트 절연체 박막을 사용하는 것과 높은 유전율(dielectric constant)을 갖는 게이트 절연막 물질을 사용함으로써 가능하다. 그러나 매우 얇은 게이트 절연막을 사용하게 되면 저전압 구동을 위한 커패시턴스 값은 증가시킬 수 있으나 소자 제작에 사용되는 폴리머 계열의 구성 요소 등의 표면 거칠기(roughness)가 매우 커서 심각한 제조 공정 상의 문제, 즉 핀홀(pnhole) 생성 또는 표면의 균일한 박막 증착의 어려움 등으로 누설 전류 특성이 나빠지게 되어 게이트 절연막이 제 기능을 할 수 없게 된다. 이에 반해 높은 유전율을 갖는 게이트 절연막을 사용하게 되면 자체적인 유전율이 크기 때문에 폴리머의 표면 거칠기를 상쇄시켜 줄 수 있는 어느 정도 이상의 게이트 절연막을 증착시킬 수 있을 뿐 아니라 커패시턴스가 그리 감소하게 되지 않아 저전압 구동이 가능한 소자 제작이 더욱 용이하게 된다. 최근 Dimitrakopoulos 등은 BZT와 BST를 게이트 절연막으로 사용하여 순수 상온에서 제작된 OTFT 소자를 발표였으나 이 소자에 사용된 BZT와 BST는 그 누설전류 특성이 매우 좋지 않아 실제 TFT 소자의 구현에는 어려움이 있었다. BST라는 물질은 고온에서 결정질(crystalline)로 증착되었을 때 높은 유전율을 갖는 특성으로 인해 많은 분야에 응용이 되고 있으나 유전 손실 즉, 누설 전류 특성이 매우 좋지 않아 세계적으로 이 누설 전류를 줄이려는 연구가 많이 진행이 되었다. 그것은 ABO3라는 페로브스카이트(perovskite) 구조를 갖는 이 물질에 억셉터(acceptor)를 도핑(doping)하여 B 자리에 있는 Ti를 억셉터로 치환함으로써 누설 전류를 줄이는 것이다. 그렇지만 억셉터 도핑이 상온 증착된 BST에서 과연 어떠한 전기적 거동을 보이는지에 대해서는 아직 보고된 바가 없다. 따라서, 본 연구에서는 이러한 결정질 BST에서 억셉터의 거동을 실제적으로 상온 증착된 비정질(amorphous) BST에 구현하여 최초로 그 전기적 거동(electrical behavior) 및 누설전류 개선 기구(mechanism)에 대해 살펴보고자 하였다. 또한 억셉터가 도핑된 BST를 게이트 절연막을 사용하여 상온 공정의 OTFT 및 TTFT의 소자를 구현하여 그 특성을 분석함과 동시에 현재까지 보고된 ZnO 기반의 상온 공정 TFT 소자 중 가장 우수한 특성을 갖는 TFT 소자를 제조하였다.

서지기타정보

서지기타정보
청구기호 {DAME 07001
형태사항 xi, 114 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 강경태
지도교수의 영문표기 : Ho-Gi Kim
지도교수의 한글표기 : 김호기
수록잡지명 : "Mn-doped Ba0.6Sr0.4TiO3 high-K gate dielectrics for low voltage organic transistor on polymer substrate". Applied physics letters, 87, 242908(2005)
학위논문 학위논문(박사) - 한국과학기술원 : 신소재공학과,
서지주기 Includes references
주제 Gate insulator
Acceptor
$Ba_{0.6}Sr_{0.4}TiO_3$
Thin film transistor
Low voltage operation
게이트 절연막
억셉터
바륨 스트론튬 타이타네이트
박막트랜지스터
저전압 구동
QR CODE qr code