서지주요정보
Design of fully integrated RF power amplifiers using voltage combining method = 전압 결합 방식을 이용한 RF 전력 증폭기의 설계
서명 / 저자 Design of fully integrated RF power amplifiers using voltage combining method = 전압 결합 방식을 이용한 RF 전력 증폭기의 설계 / Yue Chen.
발행사항 [대전 : 한국과학기술원, 2006].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8017801

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 06092

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

The design of a fully-integrated power amplifier with a reasonable output power, efficiency and gain has been one of the major challenges in today’s pursuit of a single-chip solution to RF transceivers. This work presents the design of RFIC power amplifiers using voltage combining method. The voltage combining method using transmission line transformer is particularly useful in silicon. It allows individual transistors to drive more current with lower voltage swings, since the power combining function is merged with impedance transformation. Based on this concept, a 1.9GHz differential power amplifier for polar transmitter applications is implemented using 0.18μm CMOS technology. A differential Class-E topology is employed to achieve high efficiency by exploring its soft-switching property. All the matching components are fully integrated with 50Ω input and output matching. The power amplifier delivers 1W at the supply voltage of 2.5V, with a power added efficiency of 30%. This technique is also applied to HBT power amplifier design to achieve a compact and high-efficiency design. A single-chip 5GHz linear power amplifier is designed using GaAs HBT process. It exhibits a 27dBm output 1dB compression point with 32% maximum power-added efficiency at 5.3GHz.

전송선 변압기를 이용한 전압 결합방식은 실리콘 바탕의 전력 증폭기 설계에 적합하다. 이는 임피던스 변환과 함께 전력을 결합하기 때문에 각 트랜지스터에 작은 전압 스윙으로 더욱 큰 전류를 이끌어 낼수 있다. 이런 개념을 바탕으로 0.18 um CMOS 공정을 이용한 polar 송신단에 사용되는 1.9 GHz 차등 파워 증폭기를 설계하였다. 높은 효율을 가지기 위해 Class-E의 차등증폭기 구조를 사용하였다. 모든 정합 소자들은 입출력에 집적화하였다. 본 전력 증폭기는 2.5 V의 전압원을 사용하여 1W의 전력을 내며 전력 효율은 30 %를 보이고 있다. 이런 기술을 고 집적되고 높은 효율을 가지는 HBT 전력 증폭기에도 적용하였다. 5GHz 선형 전력 증폭기를 GaAs HBT 공정으로 단일 칩으로 설계해보았다. 시뮬레이션 결과는 5.3 GHz에서 32%의 PAE와 27 dBm의 P1dB 를 보였다.

서지기타정보

서지기타정보
청구기호 {MEE 06092
형태사항 iv. 59 p. : 삽화 ; 26 cm
언어 영어
일반주기 지도교수의 영문표기 : Song-Cheol Hong
지도교수의 한글표기 : 홍성철
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Includes references
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서