Flexible substrate has been paid attention to for its capability of mass production with low cost since it can be applied to reel to reel process. In general, flexible substrate is composed of polyimide/copper(Cu) double layers. Polyimide/Cu is known to have good electrical properties such as high conductivity, low dielectric constant. Conductor lines of 5㎛ -pitch on polyimide in this study were successfully fabricated without non-uniform pattern shape by electroplating copper and coating polyimide on patterned stainless steel. 5㎛ pitch line is impossible for conventional etching method and semi-additive method. This process seems to be more complex than conventional etching method and semi-additive method but these processes(etching method and semi-additive method) must be changed to other process suitable for fine line metallization. New method in this study has good advantages that it includes the comparable process with conventional PCB processes (lithography process, electroplating process, thermal lamination process) and conventional PCB materials (polyimide, dry film, stainless steel etc.). For multi-layer flexible substrate, via holes were drilled by UV laser and filled with electroplating copper and tin. And then, PI layers with conductor line and vias were laminated at once with careful alignment between layers.
Solid state reaction between tin and copper during lamination formed the intermetallic compounds of $Cu_6Sn_5$ and $Cu_3Sn$ and achieved a complete multi-layer flexible substrate. There is tin cap layer between copper via and copper pad. This help to bond copper via to copper line because tin has so low melting point that solid state diffusion is possible at lower temperature. At this point, thickness of tin layer is critical factor to get good reliability. 2-layered Sn consist of $\eta-Cu6Sn5$ and remaining pure Sn were formed between Cu/Sn via and pad, and upper and lower sides were connected as well as the result under the condition (235℃/120 s). It was considered that rapid solid phase diffusion between Cu and Sn were occurred at low temperature of 190℃ under Sn melting point. The IMC consist of $\eta-Cu6Sn5$ is considered to be transformed the Cu rich IMC consist of ε-Cu3Sn by thermal stress. So it was considered that imperfect bonding layer may cause undesirable influence for the micro joint reliability. The post aging process was applied to form the complete diffusion layer between Cu bumps. After aging at 300℃ for 10min. the IMC layer was only consist of ε-Cu3Sn, and considered to be stable against the thermal stress after chip stacking process.
In flexible PCB composed of polyimide (PI) and copper films, oxidation of copper in contact with PI by the diffusion of moisture or oxygen through PI is a serious concern [1-3]. Thus, layers of Cr, Ti, or Cu-Cr alloys have been deposited between the PI and Cu films to prevent oxidation of Cu at high temperature or high humidity as well as to enhance adhesion strength [4-8]. However, despite beneficial effects on adhesion strength, the high resistivities and etching difficulties of such adhesion layers hinder their application to fine pitch metallization and high-speed communications. Consequently, copper oxides ($CuO$ or $CuO/Cu_2O$) have been proposed as adhesion layer alternatives to Cr or Cr-Cu alloys, utilizing the mechanical interlocking effect of needle-shaped CuO precipitates [9,10]. However, for a copper oxide / PI system, a high curing temperature (300℃) and the reactivity of the PI precursor, polyamic acid (PAA) pose challenges in terms of reliability, though Cu oxides have advantages in cost and process.
In this study, to investigate the reliability of Cu oxides/PI, specimens were aged under harsh conditions, and then peel tests were conducted. The peel strength of the bare Cu, CuO, and $Cu_2O$ specimens dropped substantially, close to nil, due to void formation after two hours of ageing at 300℃. Degrees of the void formation near the $Cu_2O/Cu$ interface showed a clear inverse relationship to the peel strength and suggested that the formation of voids beneath $Cu_2O$ layer was directly responsible for the peel strength degradation. The void growth was controlled by $Cu-2O$ layer growth, while voids originated from the difference between the diffusion rate of Cu atoms through the $Cu_2O$ layer and Cu layers.
다층 연성기판은 높은 전기 전도성과 낮은 절연상수로 잘 알려진 구리와 폴리이미드로 구성되어 있다. 본연구에서는 이러한 다층연성기판을 패턴된 스테인리스 스틸 위에 구리선을 전기도금하고 폴리이미드를 코팅함에 의해서 균일한 형태의 5㎛ -pitch의 전도선을 제조하는데 성공하였다. 또한, 다층기판 형성시 비아홀은 UV 레이저로 형성시켰으며 구리와 주석을 전기도금함으로 이를 채웠다. 그런 다음 비아와 전도선이 붙은 채로 스테인리스 스틸에서 벗겨냈다. 이렇게 형성된 각각의 층을 한번에 적층하여 다층연성기판을 완성하였다. 적층시 주석과 구리사이에 고체상태 반응이 발생하여 $Cu_6Sn_5$ and $Cu_3Sn$ 을 형성하였으며 비아패드에 비아가 수직으로 위치한 완전한 형태의 층간 연결을 형성하였다. 이러한 비아 형성 공정은 V형태의 비아나 페이스트 비아와 비교할 때 좋은 전기적 특성, 저가공정 등의 여러 장점을 가지고 있다.
이러한 다층 연성기판을 구성하고 있는 구리/폴리이미드는 폴리아믹산(폴리이미드의 precursor)에 포함되어 있는 카르복실기에 의해 구리와 반응하여 폴리이미드 속으로 확산해 들어가 입자형태로 석출되고, 고온 산화분위기에서 구리/폴리이미드계면에 두꺼운 구리산화물이 형성되어 접착력이 저하되는 등의 문제점들이 보고되어 있다. 기존의 연구에서 이러한 입자형성을 막고 접착력의 저하를 일으키지 않는 접착층으로서 Cr의 우수한 효과가 이미 보고 되어있다. 그러나 크롬의 경우는 구리와 intermixing될 경우 전기 전도도가 현저히 떨어지는 등 전기적 성능이 좋지 않고, 패턴형성 시 에칭이 어려워서 미세한 라인형성이 어려운 단점을 가지고 있다. 이에 반해 구리산화물은 저가공정을 기조로 하여 절연체의 특성을 가지고 있기에 전기적 성능이 좋고, 구리와 에칭특성이 같아서 패턴공정에 유리한 장점을 가지고 있다. 본 연구에서는 구리/폴리이미드 계면에서의 접착력저하가 일어나는 것을 막기 위해서 접착층으로 구리산화물 (CuO, $Cu_2O$, $Cu_2O$+polybenzimidazole(PBI)) 을 형성시킨 뒤 폴리아믹산을 도포하였다. 산화저항성을 측정하기 위해 300℃ 5%$O_2$ 분위기에서 산화처리를 한 후, 수분저항성을 측정하기 위해 85%RH/85℃ 분위기에서 보관한 후 각각 필테스트를 수행하였다. 산화저항성의 결과로 구리산화물만 (CuO, $Cu_2O$) 을 형성시켰을 때, 큰 효과가 없었으나, $Cu_2O+PBI$ 시편의 경우는 상대적으로 우수한 특성을 보였다. 수분저항성의 경우에는 구리산화물을 형성한 모든 시편에서 좋은 특성을 보였다. 이러한 결과를 TEM 결과에서 살펴보면 CuO시편의 경우 CuO층이 $Cu_2O$ 로 상변화를 하면서 구리/폴리이미드 계면의 기계적 특성이 저하되고, $Cu_2O$ 의 경우에는 폴리아믹산이 $Cu_2O$ 을 녹여서 산화방지막의 역할을 하지 못하였다. 반면에 $Cu_2O+PBI$ 의 경우에는 PBI가 폴리아믹산으로부터 $Cu_2O$ 를 보호해주므로 고온에서 추가적으로 산화막이 형성되는 것을 막아주므로 상대적으로 우수한 접착력을 보였다.
