A real-time system in which precise timing of actions is critical to proper operation is called a hard real-time system. The most important requirement for hard real-time systems is the capability to support the timely execution of applications. Therefore, the major and manageable factor to enhance the performance of a single processor in a hard real-time system is the clock speed. Unfortunately, improving it increases the cost, imposes more energy consumption and causes higher leakage power.
To improve the energy efficiency when the clock speed is raised, a common mechanism called dynamic voltage scaling (DVS) is used. DVS obtains energy savings by lowering the inputs voltage (Vdd), causing lower clock speeds, at the expense of having increased execution times. The performance can also be enhanced by using a multicore processor, an integration of multiple execution cores into a single processor that allows the execution of multiple tasks concurrently.
As the importance of energy is increasing, the combination of both multicore processor and DVS is expected to be more widely used in order to reduce the energy consumption. In this combined model, using independent Vdd for each core requires additional synchronization circuits for voltage regulators and arises highly the cost. Hence, most commercial multicore processors tend to use the interdependent DVS that forces all cores to share the same voltage level at the expense of unnecessary energy consumption. As we proved, in this thesis, that the problem of finding task executions that minimize energy consumption is NP-Hard, an efficient task scheduling heuristic is needed to reduce the unnecessary energy consumption.
This thesis proposes two task scheduling heuristics for a multicore platform with an interdependent DVS: adopts Task Repartitioning and Idle Core Exploitation (ICE). Task Repartitioning tries to adjust the utility differences among cores by using task migration, while still preserving the schedulability supported by partitioning-based scheme. In the other hand, ICE tends to reduce the high leakage power consumption caused by the idle cores when some others are still running. ICE looks for idle cores and tries to balance the system by migrating tasks in the running cores to the idle ones. Simulation results of comparing our heuristics with traditional DVS techniques show that the energy efficiency can be improved by up to 25%.
하드 리얼 타임 시스템은 태스크의 종료 시점이 태스크의 데드라인 이전에 끝나야 하는 시스템이다. 기존의 단일 프로세서에서 하드 리얼타임의 성능을 향상시키기 위해 클록 속도를 높여 왔다. 클럭 속도를 증가시키면 프로세서가 소비하는 에너지가 급격히 늘어나는 문제점이 나타났다.
클록 속도를 높이면서 에너지 효율성을 증가시키기 위해 DVS(Dynamic Voltage Scaling)이라는 기법이 널리 쓰이고 있다. DVS는 프로세서의 클록 속도와 입력 전압(Vdd)를 동적으로 조절함으로써 에너지 소비를 줄이기 위한 방법이다. 이것은 성능을 희생함으로서 에너지의 절약을 꾀하는 것이다. 또한 하나의 프로세서 안에 여러 개의 프로세싱 코어(Processing Core)를 집적하는 멀티코어 프로세서를 이용함으로써, 같은 클록 속도에서 더 높은 성능을 얻을 수 있게 되어 프로세서의 에너지 효율성을 높일 수 있다.
에너지의 중요성이 커져가면서 이러한 멀티코어 프로세서와 DVS를 같이 사용하는 모델이 널리 사용될 것으로 보인다. 하지만 멀티코어 프로세서에서 DVS를 사용할 때는 한 가지 제약 조건이 발생한다. 코어마다 독립적인 Vdd를 공급하기 위해서는 전압 레귤레이터들 간의 동기회로가 존재해야 한다. 이 비용으로 인해 현재 시장에 등장하는 멀티코어 프로세서는 DVS 회로를 하나로 묶어 모든 코어가 공통의 전압, 클럭을 갖는다. 따라서 코어간의 간섭 효과로 적절한 성능 이상의 상태를 유지하게 되어 불필요한 에너지 손실이 발생하게 된다. 본 논문에서 증명했듯이 이러한 모델에서 에너지를 최소로 하는 태스크의 실행 방법을 찾는 것은 NP-hard의 문제이므로 잘 만들어진 휴리스틱이 굉장히 중요하다.
이 논문에서는 멀티코어 리얼 타임 시스템에서 에너지 소비를 줄이기 위한 태스크 스케줄링 휴리스틱들을 제안한다. 첫 번째로, 태스크 재분할(Task Repartitioning)에서는 태스크 이동을 통하여 분할 기법이 보장하는 스케줄 가능성을 보장하면서, 동적으로 코어 간의 유틸리티(Utility)의 균형을 맞춘다. 한편 우리는 태스크를 실행하는 코어가 있을 경우, 아이들 코어가 많은 양의 누설 전력을 소비하는 문제를 밝혀내고 이를 해결하기 위해 ICE라는 방법을 제시하고 있다. ICE는 아이들 코어가 발견되면 태스크를 이동시킴으로 해서 시스템의 균형을 맞추어 준다. 시뮬레이션 결과에 따르면 멀티코어 플랫폼을 고려한 알고리즘의 적용은 기존의 멀티프로세서를 위한 에너지 효율적인 분할 기반 스케줄링을 기초로 한 DVS 기법에 비해 최대 25%까지의 에너지 효율성의 향상을 보여준다.
