Each stage of pipelined ADC consists of Sub-ADC and MDAC(Multiplying DAC) using OP-Amp. OP-Amp in MDAC and SHA(Sampling and Hold Amplifier) has two signal path and uses low gain amp for low power consumption. First, two path folded cascade OP-Amp is used for low current. This OP-Amp has folded path(PMOS) and added new NMOS path. In this type each path operate output load independently, so slew rate is improved. In addition to, when gm of two paths is same, closed loop gain and bandwidth become two times. In this way, when this OP-Amp is compared to conventional OP-Amp in same current, this OP-Amp improve slew rate, closed loop gain and bandwidth. By insufficient OP-Amp gain, MDAC output has the stage gain error. This stage gain error causes bad DNL, INL characteristics and missing codes. For compensation of the stage gain error, the proposed MDAC uses variable capacitor. The variable capacitor is controlled by 5bit digital codes.
Therefore this proposed MDAC gain error compensation method will improve ADC static characteristics, DNL and INL. The proposed method have the merits that interrupt time is not required and this method need a little of additional circuitry and low power. The proto-type has 10bit 100MS/s specification. Analog system was designed using Hynix 0.25 CMOS process.
파이프라인 ADC의 각 단은 Sub-ADc, OP-Amp를 가지고 있는 MDAC, SHA 로 이루어져 있다 . MDAC과 SHA의 사양을 결정하는 가장 중요한 부분이 OP-Amp이다. 여기에서 이용되는 OP-Amp는 두 신호path를 이용하였고, 저전력 구동을 위해 낮은 게인을 이용하였다. 이러한 두 신호 path를 가지는 amp는 저전류로 인한 파워 절약, 슬루율 증가를 위해 이용하였다. 이 amp는 pmos path와 nmos path로 이루어져 있으며, 각 path는 독립적으로 출력부하를 동작시킨다. 그렇기 때문 슬루율이 개선되어지는 장점을 가지게 되며 여기서 각 신호 path의 gm을 갖게 하면 폐루프 게인가 대역폭이 증가함을 확인할 수 있다. 하지만 이러한 적은 이득을 갖는 OP-Amp에 의해 MDAC은 이득 에러를 가지게 된다. 이득에러 보상을 위해 MDAC에 가변 커패시터를 이용하는 방법을 제안하였고, 여기에서 사용되는 가변 커패시터는 5bit 디지털 코드로 조절된다. 이러한 보상방법은 이득 에러를 보상함으로 인해 ADC의 DNL과 INL을 개선시킬 수 있는 장점을 갖는다. 이 ADC는 10bit 100MS/s에서 구동하였고 공정은 hynix 0.25um를 사용하였다.
