With the increase of clock speed and power dissipation, and the decrease of level of power supply, the simultaneous switching noise issue will be more important for reliability of system. The mechanism of SSN has three facts, an amount of current flows by operating logics, the frequency of clock signal, and the impedance of total system. Among them, to control and estimate the impedance of total system can be a new challenge for high performance system. The difficulty to grasp the impedance of total system is that hierarchical power/ground network which is composed of board, package and chip for general system has complicated changes of impedance.
In this dissertation, we will propose modeling of hierarchical power/ground network by using the resonant cavity model and the segmentation method for the fast and accurate acquisition of impedance of total power/ground network in system. For it, two of new modeling issues will be introduced. One is the inter-plane effect which is made by power plane of package and ground plane of board when independent power/ground networks of package and board are merged. Another is the fringing effect which is caused by the assumption of the resonant cavity model.
By applying new issues on hierarchical power/ground network, total modeling procedure of it will be constructed. Additional planes for compensating the fringing effect in package, a detailed procedure of conversion asymmetric field distribution in inter-plane to symmetric one by using an image theory will be proposed. For them, the result of parameter sweeps in package and inter-plane will be shown. The lumped model, such as capacitor, inductor, and transmission line, for structures of vias and balls, and effective permittivity in inter-plane will be indicated, too.
We will verify the validity of the proposed model for hierarchical power/ground network by comparing with the impedance of measurement and 3D full wave simulation in frequency domain, and the voltage of them in time domain. The proposed model will be effectively and fast used to estimate the impedance in hierarchical power/ground network.
오늘날 칩의 집적 소자 개수 증가를 기반으로한 고속/고성능 시스템의 눈부신 발전이 이루어지고 있다. 또한 예측된 Scaling의 발전 추세에 비추어 볼 때 이와 같은 발전속도는 당분간 유지될 전망이다. 그러나, 칩의 개수 증가 및 속도의 증가는 시스템내의 SSN을 증가시키는 주된 원인으로 알려져 있으며, 아울러 동작전압의 감소로 인한 시스템 성능 저하가 나타나고 있는 실정이다. 보다 안정적인 시스템의 성능을 보장하기 위해서는 시스템의 전력 접지 망의 특징을 파악하고 발생 가능한 문제를 예측하는 과정이 필수적으로 요구된다. 일반적으로 시스템의 전력 접지망은 보드, 패키지, 칩으로 이루어진 계층구조 형태로 구성되어 있으나, 각각의 유기적인 연계 효과를 고려한 전체적 전력 접지 망의 임피던스를 유추하기는 쉽지 않다.
이 논문에서는 기존에 제안된 두 가지의 이론을 바탕으로 계층적 전력 접지망의 모델링 방법에 대하여 제안한다. 이를 위해서는 두 평판 사이에 형성되는 임피던스를 쉽게 표현 할 수 있는 Resonant Cavity Model과 독립적인 전력 접지망의 특성을 통해 전체적인 특성을 추출할 수 있는 Segmentation Method가 사용되었으며, 아울러 계층적 구조라는 특별한 환경을 반영하기 위한 Inter-plane Effect 및 Fringing Effect의 개념이 새로이 제안되었다. 위의 방법 이외에도 수동 소자를 이용한 Via와 Ball의 모델을 결합하여 보드와 패키지로 이루어진 계층적 전력 접지망의 임피던스를 위한 모델링 과정을 상세히 제안한다. 아울러 독립적인 각 구조의 특징을 정확하게 반영하기 위하여 추가적인 평면을 이용한 Fringing Effect의 표현, Image Theory를 통한 비대칭적 Fringing Effect의 모델링 방법 및 FR-4를 기반으로 한 패키지 구조에 직접적으로 적용 가능한 수치표 및 수식을 제시한다.
제작된 시료를 바탕으로 주파수 영역에서의 임피던스 측정 및 시간 영역에서의 파형 측정을 통해 제안된 모델을 검증하며, 기존의 시뮬레이션 기법과 비교하여 획기적으로 줄어든 소요 시간을 확인하였다. 주파수 영역에서의 결과는 측정 및 기존 시뮬레이션 기법과의 유사한 정확도를 나타내는 반면, 그 소요 시간은 기존 시뮬레이션 대비 약 1.4~11%에 불과한 결과를 얻었다. 아울러 시간 영역에서의 결과 또한 측정과 매우 유사한 결과를 보인다.
결과적으로, 이 논문에서는 가장 일반적인 형태 임에도 불구하고 쉽고 빠르게 접근하기 힘들었던 계층적 구조의 전력 접지망 특성을 예측할 수 있는 새로운 방법론을 제시하였다. 또한 그 전개 방법으로 간단한 수학적인 원리가 사용되었으므로, 일반적으로 사용되는 범용적인 컴퓨터 수치해석 프로그램으로 이를 쉽게 구현할 수 있다.