Demands of high-quality polycrystalline silicon (poly-Si) thin films are increasing for the application to fabrication of electronic devices such as thin film transistors (TFTs) for OLED and LCD, thin film silicon solar cells, EEPROM and image sensors. Poly-Si thin films are generally fabricated by crystallization of amorphous silicon (a-Si) thin films because it can render larger grains compared to directly deposited poly-Si films. But it generally takes tens of hours to crystallize a-Si films even at 600 ℃, which is an extremely high temperature for large area glass substrates. To reduce the crystallization temperature and improve the crystallinity of poly-Si in solid phase crystallization (SPC) process, metal-induced crystallization (MIC) developed.
In this study, chemical oxide interlayer and vapor-induced crystallization (VIC) process were used to increase the grain size and reduce the residual metal contamination in crystallized poly-Si films. Because of its simple formation process, chemical oxide was used as interlayer.
Chemical oxide interlayer with the thickness of 3.5nm was uniformly formed on the a-Si film and had slightly open-structure in comparison with thermal oxide. Until the crystallization was completed, chemical oxide interlayer was existed at the surface of the crystallized Si film and acted as diffusion control layer of Al into Si film.
From the crystallization using chemical oxide interlayer at 500℃, it appeared that crystallization time and final grain size were increased. A-Si films without chemical oxide interlayer were completely crystallized in 10 hours at 500℃ and final grain size was about 25 um. On the other hand, a-Si films with chemical oxide interlayer were completely crystallized in 15 hours at 500℃ and final grain size was about 42um. This is because of the difference in crystalline seed density at the initial stage of crystallization, and it is observed that the crystalline seed density was lower at the initial stage of crystallization using chemical oxide interlayer. Therefore, it seems that the chemical oxide interlayer limits the supply of Al into a-Si films, resulting in lower crystallization seed density and lager grain size. But there was no difference in crystalline seed density and final grain size at 530℃. As annealing temperature decreased, chemical oxide interlayer had more effect on crystallization. And then, Al concentration in crystallized Si film could be lowered from the crystallization using chemical oxide interlayer which acted as the diffusion control layer of Al. This crystallized Si film was slightly doped p-type layer by residual Al, and had $1.9 × 10^{16} / ㎤$ carrier concentration and $128.6 ㎠/Vㆍs$ hall effect mobility. Also crystallized Si film showed a very smooth surface with the RMS roughness of 0.515 nm.
다결정 Si 박막은 OLED와 LCD의 박막트랜지스터, Si 태양전지, image sensor등의 다양한 전자 소자 구형에 이용할 수 있다. 이러한 다결정 Si 박막의 형성은 직접 결정질 형태로 증착하는 것보다는 비정질 형태로 증착한 후 재결정화 시키는 고상결정화로 결정립 크기가 큰 균일한 다결정 Si 박막을 제조할 수가 있다. 하지만 이러한 방법은 600 ℃이상의 온도에서 수십 시간의 열처리가 필요하여, 대면적의 유리 기판에 열적 부담을 주게 된다. 고상결정화방법의 열처리 온도와 시간을 줄이기 위하여 금속유도 결정화가 연구되고 있다.
본 실험에서는 다결정 Si 박막의 결정립 크기를 증가시키고 잔류금속량을 줄이기 위하여 화학적 산화막을 중간층으로 이용하였고 기상유도결정화 방법을 이용하여 결정화를 진행하였다.
화학적 산화막은 3.5nm의 두께로 비정질 Si 박막위에 균일하게 형성되었다. 이러한 화학적 산화막의 구조는 열산화막에 비하여 열린 구조였다. 또한 화학적 산화막은 결정화가 끝날 때까지 유지되면서 금속의 확산을 조절하였다.
500 ℃ 에서 중간층을 이용하여 열처리 하게 되면 그렇지 않은 경우에 비하여 결정화 시간과 결정립 크기가 증가 하였다. 중간층을 이용하지 않은 경우 10시간의 열처리로 결정화가 완료 되고 결정립 크기는 25μm였지만 중간층을 이용하였을 때 결정화 시간은 15시간으로 증가 하였고, 결정립 크기는 42μm로 증가 하였다. 이러한 원인은 중간층을 이용했을 때 결정화 초기에 결정질 seed 생성밀도가 감소하였기 때문이다. 하지만 열처리 온도를 530 ℃ 로 증가 시키면 결정화 거동에 큰 차이가 없었다. 이러한 결과로 결정화 온도가 증가하게 되면 결정화에 중간층이 미치는 영향이 감소하는 것을 알 수 있다. 중간층의 영향으로 결정화된 다결정 Si 박막 내부의 Al 농도는 감소하였다. 또한 다결정 Si 박막은 Al의 doping 효과에 의하여 p-type박막이었고, 전하 밀도는 1.9×10^{16}/㎤$, hall effect mobility는, 128.6 ㎠/Vㆍs$ 로 관찰되었다. 다결정 Si 박막은 0.515 nm으로 매우 평탄한 표면 특성을 나타내었다.
