The IEEE Std 802.15.4, which is an IEEE standard for a low-rate wireless personal area network (LR-WPAN), established the goal of ultra-low complexity, low-cost, and extremely low-power wireless connectivity among inexpensive fixed, portable, and moving devices. Because its service is designed to be a short-range service without infrastructure, and able to support very large networks, both transmit and receive functions can and must consume little power and have a low operating cost.
Therefore, a low-power single-chip radio will have to be integrated with digital modem blocks for low cost. Compared with MOSFET, the BJT (Bipolar Junction Transistor) devices have many desirable characteristics for analog applications including RF, namely, much smaller 1/f noise, much better device-to-device matching, larger transconductance, easier biasing, and easier impedance matching, and so forth. For this reason, RF and analog circuit designers usually prefer the use of BJT over MOSFET and most state-of-the-art radio chips have been fabricated using BiCMOS processes where the high performance vertical Si/Ge BJT is used for RF circuit and CMOS for logic. However, the BiCMOS process has several drawbacks that the cost is expensive, the period of process development is long, the foundry service is very limited, and the performance of BiCMOS digital circuits is inferior to that of CMOS ones. As a result, this process may be unsuitable for the implementation of low cost single chip radio. Continuous advances in CMOS technology provide both good RF circuits and digital VLSI at very low cost. At present, most semiconductor integrated circuits in the market are based on CMOS technology. The reason for this popularity is that the continuous scaling of CMOS technology provides the low cost and low power consumption and reasonably symmetrical complementary transistors are inexpensive in CMOS technology. Deep submicron CMOS technology has been regarded very plausible for a higher integration and lower cost because it is capable of implementing a significant amount of digital signal processing. However, the 1/f noise and dc offset problems have been critical issues in CMOS analog circuits because MOSFET device has very large 1/f noise and mismatch in itself.
Therefore, in order to settle the problems, we have studied the V-NPN available in deep n-well $0.18\mu m$ CMOS technology and applied the device to RF/analog circuits. A double-balanced RF mixer using V-NPN shows almost free 1/f noise as well as an order of magnitude smaller dc offset with other characteristics comparable with the CMOS one and 12 dB flat gain up to the frequency higher than the current cutoff frequency of the V-NPN transistor itself. The V-NPN operational amplifier for BBA circuits has higher voltage gain, better noise performance, and better matching than the CMOS one at the same current. The double-balanced RF down-mixer using V-NPN and V-NPN operational amplifier are suitable for a direct-conversion receiver or a low-IF receiver. A current folded/mirrored up-conversion mixer with V-NPN input stage is robust to the dc offset and distortion problem. Therefore, the up-conversion mixer is suitable for a direct up-conversion transmitter.
With these V-NPN circuits, we have implemented the low-IF receiver and direct up-conversion transmitter suitable for IEEE Std 802.15.4 radio system at 2.4 GHz band in deep n-well 0.18 µm CMOS technology. By using V-NPN in the low-IF receiver, the image rejection performance improves and the power consumption is reduced. As well, by applying the V-NPN current mirrored technique in the direct up-conversion transmitter, the carrier leakage is reduced and the linearity performance improves.
On the other hand, with further scaling of CMOS, and/or one additional base implant process step, and/or the adoption of the dual-conversion architectures and Weaver DCR, very high-performance radios comparable to those obtained from pure bipolar or BiCMOS can be fabricated from low cost CMOS technology.
무선 저속 개인 영역 네트워크 (LR-WPAN)를 위한 IEEE 표준인 IEEE 802.15.4는 저가격, 낮은 복잡성과 저전력 근거리 무선 접속이 가능하기 위해 규격화되었다. 그리하여 저가격과 낮은 복잡성을 갖기 위해서는 디지털 모뎀 부분과 저전력 단일 칩 라디오 부분이 함께 집적화되어야 한다. 한편, 끊임없는 CMOS 기술의 발전은 CMOS 기술이 저가격으로 좋은 성능의 RF 회로와 디지털 집적회로(VLSI)를 동시에 집적화가 가능하게 한다. 그러나MOSFET 소자는 자체적으로 매우 큰 1/f 노이즈와 부정합 특성을 가지고 있어서 CMOS 아날로그 회로에서 노이즈 특성을 열화시키고 dc 오프셋 문제를 일으킨다. 그리하여 이러한 문제를 해결하기 위해 우리는 깊은 엔웰 (deep n-well) 0.18 m CMOS 공정에서 얻을 수 있는 기생 수직형 바이폴라 트랜지스터 소자에 대해 연구하였고, 처음으로 RF 회로와 아날로그 회로에 적용하였다. 더블 밸런스 (double-balanced) RF 다운-혼합기(down-mixer)의 스위칭 단에 기생 수직형 NPN 바이폴라 트랜지스터를 적용한 결과 CMOS 소자를 사용하였을 경우에 비하여 노이즈와 dc 오프셋이 훨씬 개선된 특성을 얻을 수 있었다. 그 혼합기는 기생 수직형 바이폴라 트랜지스터의 커런트 컷오프 주파수보다 높은 주파수까지 12 dB 게인이 있다. 베이스밴드 아날로그 회로들을 위한 연산 증폭기의 입력단에 기생 수직형 바이폴라 트랜지스터를 적용한 결과 같은 커런트를 소모하면서 높은 전압 게인, 개선된 노이즈 특성 그리고 더 좋은 정합 특성을 얻을 수 있었다. 이러한 기생 수직형 바이폴라 트랜지스터를 적용한 더블 밸런스 RF 다운-혼합기와 연산 증폭기는 직접 변환 수신기(direct conversion receiver)와 낮은 중간 주파수 수신기(low-IF receiver)에 적합하다. 기생 수직형 NPN 바이폴라 트랜지스터가 입력단인 전류 폴디드(folded)/미러드(mirrored) 업-혼합기(up-mixer)는 dc 오프셋과 비선형성에 강인하여 직접 변환 송신기 회로에 적합하다.
이러한 기생 수직형 바이폴라 트랜지스터를 적용한 회로를 토대로 우리는 깊은 엔웰 $0.18\mu m$ CMOS 공정에서 IEEE 802.15.4를 위한 2.4GHz 대역의 낮은 중간 주파수 수신기와 직접 변환 송신기를 설계 및 구현하였다. 낮은 중간 주파수 수신기에 기생 수직형 바이폴라 트랜지스터를 사용함으로써 이미지 제거 성능을 향상할 수 있었고 전력 소모도 줄일 수 있었다. 또한 직접 변환 송신기에 기생 수직형 전류 미러드 기술을 적용함으로써 캐리어 누설을 줄일 수 있었고 선형성 특성도 개선할 수 있었다.
한편, 우리는 동일 칩 안에서 기생 수직형 바이폴라 트랜지스터와 CMOS 소자들을 적절히 조합하여 사용함으로써, 아날로그 회로와 디지털 회로들을 최적화할 수 있을 것이다. 그러므로 기생 수직형 바이폴라 트랜지스터는 시스템-온-칩 (SOC)의 구현에 대단한 효과를 줄 수 있다. 그리고 계속되는 CMOS의 스케일링 (scaling)과 베이스 주입 공정의 추가 등을 통해 주파수 특성과 dc 성능이 개선된 기생 수직형 바이폴라 트랜지스터를 얻을 수 있기 때문에 앞으로도 시스템-온-칩 및 RF/아날로그 회로 등에 유용하게 사용할 수 있을 것이다.
