In this thesis, we have proposed the flash memory cell model. The model is based on two ideas; Effective-Control-Gate (ECG) voltage method and Ideal-Current-Mirror (ICM) technique. The ECG voltage method enables the transient circuit simulation of the flash memory cell model with the DC simulation, and the ICM technique is a method for achieving an accurate floating-gate (FG) voltage, which is completely independent to the parasitic effects. Since the ECG voltage method replaces the time-dependent threshold voltage of a flash memory cell to a term of the time-dependent control-gate voltage, which can be easily obtained from a simple macro circuit model, the model is especially useful for the transient circuit simulation. The ICM technique can also be realized with a simple macro circuit model and calculates the FG voltage accurately using the drain-current of a flash memory cell, which thus becomes a useful tool for a NOR-type flash memory cell model. The chief advantage of the ICM technique is in its parasitic/structure-independent nature. Since the technique can eliminate all parasitic effect, i.e., an overlap (fringing) capacitance between the FG and drain, channel doping profile, short (narrow) channel effects, velocity saturation effect, and so on, we can always achieve the accurate FG voltage. Obtaining the accurate FG voltage has revealed a major importance in the flash memory cell model, because the gate-current of the flash memory cell is an exponential function of the FG voltage. Therefore, the ICM technique is very powerful for modeling the accurate gate-current induced by a channel-hot-electron (CHE) injection. For an accumulation region, on the other hand, we derived the simple and accurate analytical equation by applying the charge conservation law to the FG boundary. With those two ideas of the ECG voltage method and ICM technique, we could model the flash memory cell and the model was compared with the real device that is fabricated with 0.17 μm technology. Where, we could excellently fit the DC and transient characteristics of a flash memory cell with the proposed model.
By shrinking the device size and distance, the FG interference effect has become an important issue in the flash memory cell model. Since the effect broadens the threshold voltage distribution, a careful model for the effect has been required. On following the approaches of the previous models, however, it was very difficult to achieve the FG voltages on the FG interference. Then the ECG voltage method allows a good modeling methodology with a considerable advantage; the ECG voltage method can readily model the FG interference effect only by adding a voltage source in the existing macro circuit model. Through this thesis, we thus compared the measured results of the FG interference with that of the proposed model, and the model could be closely fitted to the experimental results.
With the theme of a flash memory cell model, in an appendix, we also proposed the burst-mode subthreshold circuit. The proposed digital circuit improves the performance dramatically by applying the sleep-mode architecture into the body-biasing to control the threshold voltage without a cost of energy consumption. We demonstrated that the proposed circuit reveals the superior characteristics with the circuit examples―a ring-oscillator and 32-bit Kogge-Stone adder, where we observed an over MHz operation of the ultra-low power systems.
본 논문은 플래시 메모리 셀 모델을 제안하고 있고, 그 모델을 위해 두 가지 아이디어를 제안하였다; Effective-Control-Gate (ECG) 전압 방법과 Ideal-Current-Mirror (ICM) 방법. ECG 전압 방법은 플래시 메모리 셀을 등가 매크로 (macro) 모델로 모델링 하여 DC 특성 및 시간영역 (transient) 특성의 시뮬레이션을 가능하게 하며, ICM 방법은 플래시 메모리 셀의 기생 (parasitic) 효과가 포함되지 않은 정확한 Floating-Gate (FG) 전압 값을 얻어내는 방법이다. ECG 전압 방법은 플래시 메모리 셀의 문턱전압 (threshold voltage) 이 시간에 따라 변하는 특성을 간단한 매크로 모델을 사용하여 Control-Gate (CG) 전압이 시간에 따라 변하는 것으로 바꾸어 모델 하게 되므로, 플래시 메모리 셀의 시간영역 특성을 쉽게 시뮬레이션 할 수 있게 해 주는 방법이 된다. ICM 방법 역시 등가 매크로 모델을 사용하며 이를 사용하여 FG 전압 값을 얻어 내는 방법이다. 이 방법은 플래시 메모리 셀의 드레인 전류를 (drain current) 이용하여 FG 전압 값을 얻어 내게 되므로 NOR 형 플래시 메모리 셀의 모델에 유용하게 사용될 수 있다. ICM 방법의 가장 중요한 이점은 기생 효과 및 소자구조, 예를 들어 채널 도핑 구조, FG와 드레인/소스 (drain/source) 사이의overlap (fringing) 전기 용량, 짧은/좁은 채널 효과 (short/narrow channel effect) 등, 에 상관없이 정확한 FG 전압을 얻어낼 수 있다는 점이다. 플래시 메모리 셀을 모델 하기 위해 정확한 FG 전압 값을 계산하는 것은 매우 중요한 연구 주제였다. 이는 플래시 메모리 셀의 게이트 전류 (gate current) 가 FG 전압 값에 대해 지수적으로 변하는 함수이기 때문이다. 따라서 ICM 방법은 Channel-Hot-Electron (CHE) 에 의한 정확한 게이트 전류를 모델 하기 위해 좋은 방법이 된다. 플래시 메모리 셀의 accumulation 영역을 모델 하기 위해서 FG 경계에 전하보존 법칙을 적용하여 단순하고 정확한 해석적 방정식을 유도하여 사용하였다. 앞서 설명한 두 가지 방법, ECG 전압 방법과 ICM 방법, 을 사용하여 0.17 μm 공정기술로 제작한 실제 소자를 모델하고 측정 결과와 비교하였다. 여기서 제안하는 플래시 메모리 셀 모델이 측정결과와 잘 일치하는 것을 확인 할 수 있었다.
소자의 크기가 작아지고 함께 그 간격이 줄어들면서, 플래시 메모리 셀의 FG 간섭효과가 점점 중요한 연구 주제가 되어 가고 있다. 이 효과는 플래시 메모리 셀의 문턱 전압의 분포를 넓게 만들기 때문에 조심스러운 모델링 방법을 요구하고 있다. 문헌에 발표된 이전의 플래시 메모리 셀 모델의 방식을 따라서 FG 간섭효과를 모델 하는 것은 매우 어려운 일이었다. 하지만, ECG 전압 방법을 사용하면 단 하나의 전압원 (voltage source) 을 기존의 플래시 메모리 셀의 매크로 모델에 추가하는 매우 단순한 방식으로 FG 간섭효과를 효과적으로 모델 할 수 있었다. 이 논문을 통해, FG 간섭효과를 실제로 측정하여 회로 시뮬레이터로 시뮬레이션 하여 얻은 결과와 비교하였고, 두 결과가 잘 일치하는 것을 확인하였다.
플래시 메모리 셀 모델에 대한 주제에 추가적으로, 부록을 통해, burst-mode로 동작하는 subthreshold 디지털 회로를 제안하였다. 제안하는 디지털 회로는 몸체 (body) 전압을 sleep-mode 구조 (architecture) 를 사용해 조절하여 낮은 에너지 소모로 훨씬 빠른subthreshold 디지털 회로를 구현할 수 있었다. 링 진동기 (ring-oscillator) 및 32 비트 (bit) Kogge-Stone 덧셈기 (adder) 를 제안하는 회로를 사용하여 설계하였고, 시뮬레이션을 통해 그 회로가 매우 낮은 전력소모 (ultra-low power) 를 가지며 MHz 이상의 성능을 나타내는 것을 확인할 수 있었다.
