Now a day, 3D Computer Graphics has become a very important technique used in CAD tools, games, film making, virtual reality, etc. Although there are many techniques used in 3D Computer Graphics, texture mapping is one of the most successful and popular techniques in high-quality image synthesis. However, the greatest weakness of texture mapping is that it requires high memory bandwidth to fetch the enormous texture image data. Therefore, a cache memory is generally employed for reducing the required memory bandwidth and improving system processing speed. So far, there have been many researches about texture cache. In spite of many researches, texture memory bandwidth problem is still left as a critical issue because of increased texture usages and the introduction of more sophisticated filter methods, which need more texels(texture pixels) per pixel.
In this thesis, we propose a new cache-indexing method, A-index, to reduce memory bandwidth required for fetching texture image data. By using the A-index, which adaptively changes cache index bits of a texture cache considering data access characteristics, we can reduce cache misses. This is possible by the facts that texture data are 2D data and the access direction is a randomly directed line. Further, we present an effective direction decision method for determining the texel-access direction more precisely. To verify our ideas, we designed a texture mapping hardware including a two-level texture cache in Verilog-HDL.
Besides, a 3D object is composed of triangles, which are decomposed into pixel spans. A cache miss caused by contention between two texels in two different spans is an inter-span replacement. We analyzed the relationship between the numbers of inter-span replacements and cache misses. From the analysis, we show that the number of cache misses in a texture cache can be estimated by simply calculating the number of inter-span replacements.
From HDL simulations on various test scenes, we examined the number of cache misses and the number of total cycles for rendering of textured scenes. From the simulation results, we verified that the A-index reduces the number of cache misses and the number of total cycles for rendering textured scenes than the conventional indexing method by 23.9 % and 9.2 %, respectively. Also, it is possible to maintain or increase cache performance with only a half-sized cache if the A-index is used. In addition, Estimation results on some test models show that it is reasonable to estimate the number of cache misses by calculating the number of inter-span replacements through a simple equation.
오늘날, 3 차원 컴퓨터 그래픽스는 CAD 툴, 게임, 영화 제작, 가상 현실 등에 사용되는 매우 중요한 기술이 되었다. 3 차원 컴퓨터 그래픽스에서 사용되는 많은 기법들 가운데, 텍스쳐 맵핑 기법은 고화질 영상 합성에서 가장 성공적이고 널리 쓰이는 방법이다. 그러나, 이 텍스쳐 맵핑 기법의 최대 단점은 이것이 방대한 텍스쳐 영상 데이타를 필요로 하기 때문에 높은 메모리 전송폭(memory bandwidth)을 필요로 한다는 것이다. 따라서, 요구되는 메모리 전송폭을 줄이고 시스템 처리 속도를 향상시키기 위하여 일반적으로 캐쉬 메모리가 사용된다. 지금까지 텍스쳐 캐쉬에 대한 많은 연구들이 수행되었지만, 텍스쳐 사용의 증가와 픽셀당 더 많은 텍셀(텍스쳐 픽셀)들을 요구하는 더욱 복잡한 필터링 방법의 등장으로 여전히 텍스쳐 메모리 전송폭 문제는 중요한 문제로 남아있다.
본 논문에서는 텍스쳐 영상 데이타를 위해 요구되는 메모리 전송폭을 줄이기 위한 새로운 캐쉬 인덱싱 방법인 A-index 기법을 제안한다. 데이타 접근 특성을 고려해서 텍스쳐 캐쉬의 인덱스 비트를 적응적으로 변화시키는 A-index 기법을 사용함으로써, 캐쉬 적중 실패율을 줄일 수 있다. 이는 텍스쳐 데이타가 2 차원 데이타이고 접근 방향이 임의의 방향이므로 가능한 것이다. 더 나아가, 텍셀 접근 방향을 더욱 정밀히 결정할 수 있는 효과적인 방향 결정 방법도 제안한다. 제안한 방법을 검증하기 위해, Verilog-HDL을 사용하여 텍스쳐 캐쉬를 포함한 텍스쳐 맵핑 하드웨어를 설계하였다.
한편, 임의의 3차원 물체는 픽셀 스팬(span)으로 분해할 수 있는 삼각형으로 모델링 된다. 서로 다른 두 개의 스팬에 있는 두 개의 픽셀들 사이의 충돌에 의한 캐쉬 적중 실패는 inter-span replacement 라고 부른다. 이 inter-span replacement 수와 캐쉬 적중 실패 사이의 관계를 분석하였다. 이를 통해, 텍스쳐 개쉬에서의 캐쉬 적중 실패가 단순히 inter-span replacement 수를 계산함으로써 추정될 수 있음을 보인다.
설계된 하드웨어로부터 다양한 실험 영상들에 대한 모의 실험을 통하여 텍스쳐 맵핑을 위한 캐쉬 적중 실패와 전체 클럭 사이클 수를 측정하였다. 모의 실험으로부터, A-index 기법이 기존 방법보다 텍스쳐 맵핑을 위한 캐쉬 적중 실패와 전체 클럭 사이클 수를 각각 23.9 %와 9.2 % 줄일 수 있음을 확인하였다. 또한, A-index 기법을 사용할 경우 절반 크기의 캐쉬 만으로도 캐쉬 성능을 유지하거나 증가시키는 것이 가능함도 보였다. 덧붙여서, 몇 가지 테스트 모델에 대한 캐쉬 적중 실패 추정 결과로부터, 간단한 수식 계산을 통해 inter-span replacement 수를 계산함으로써 캐쉬 적중 실패를 추정하는 것이 합당함도 보였다.
