In this dissertation, the readout circuit for smart IRFPA was discussed. For smart IRFPA, three ideas have been suggested as follows: on-chip A/D conversion, multiple integration method for high signal-to-noise ratio, and then novel non-uniformity correction method. As such features can be included on-chip, and therefore eliminated in the downstream electronics, the system can be made more compact and lightweight. Therefore, by implementing such smart features, one can realize significant reductions in cost, weight, and production time for the overall system. Summaries of this work are as follows.
Transferring the image information in analog form between the focal plane array (FPA) and the external electronics causes the disturbance of the outside noise. On-chip analig-to-digital (A/D) converter into the readout integrated circuit (ROIC) can eliminate the possibilities of the cross-talk of noise. In designing on-chip A/D converter for cooled type high density infrared detector array, the most stringent requirements are power dissipation number of bits, die area and throughput. In this study, pipelined type A/D converter was adopted because it has high operatin speed characteristics with medium power consumpion. Capacitor averaging technique and digital error correction for high resolution was used to eliminate the error which is brought out from the device mismatch. The measured performance of the 14 b A/D converter exhibited 0.2 LSB differential non-linearity (DNY) and 4 LSB integral non-linearity (INL). A/D converter had a 1 $MH_z$ operation speed with 75mW power dissipation at 5V.It took the die atea of 5.6 $mm^2$. It showed the good performance that apply for cooled type high density infrared detector arrat.
To improve the signal-to-noise ratio, which requires large integration capacitance and high volage swing, a high performance circuit needs a large capacity for charge stotage by keeping backgtound currents and dark currents small and by using a large integration capacitor. Howeve, the pixel size the chip area of the readout circuit, and the readout electronics technology limit the capacitance value. Thus, a multiple integration method is reported that greatly improves the signal-to-signal-to-noise ratio for applications with a high resoluion infrared focal plane array. The signal from from each pixel is repeatedly sampled into an integration capacitor and then outputted and summed into an outside memory that continues for n read cycles during each period of a frame. This method increases the effective capacity of the charge integration and improves sensitivity. Because a low noise function block and high-speed operation of the readout circuit is required, a new concept is proposed that e nables the readout circuit to perform digitization by a voltage skimming method. The readout citcuit was fabricated using a 0.6μm CMOS process for a 64 x 64 mid-wavelength infrared $HgCdTe$ detector array. The readout circuit effectuvely increases the charge storage capacity to 2.4 x 10^8 electrons, and then provides a greatly improved signal-to-noise ratio by a factor of approximately 3. In thermal imaging system recently, the prime consideration is the low cost, low power consumption and low size. In uncooled IRFPA based on the resistive bolometer type, the temperature stabilization is very stringent to acquire the required performance, and then require very accurately temperaure stabilization. However, it makes difficult to the system low cost, low power consumption, and low size. Thus, in order to allow microbolometer arrays to operate without temperature stabilization, we have presented a new method for performing non-uniformity compensation over the operating temperature for microbolometer arrays. A new CMOS readout circuit adopting the proposed method controls the non-uniformity of microbolometer arrays as a function of operating temperature change. This circuit provides a non-linear bias current for operating temperature using a MOS transistor that is operated in the subthreshold region. Using this circuit, it is possible to correct the non-uniformity in the detevtor elements. The readout circuit was fabricated using a 0.35 μm CMOS process for the bolometer using semiconductor materials. The proposed non-uniformity calibration method significantly expands the calibration range to 40K while avoiding the necessity od complex circuitry, thus making it ideally suited for low cost, low power, and low weight production
본 논문에서는 스마트 적외선 검출기를 위한 신호취득회로에 관한 연구를 수행하였다. 스마트 적외선 검출기를 구현하기 위해서 on-chip A/D변환기, 높은 신호 대 잡음 비를 위한 다중적분방식, 새로운 방식의 불 균일도 제거 기법등과 같은 세 가지 개념의 스마트 기능을 신호취득 회로 내에 구현하였다. 이처럼 스마트 기능을 신호취득 회로 안에 구현함으로써, 적외선 카메라 디자인에 있어 필요한 전자 부품의 개수와 복잡도를 감소 시켜 전체 시스템을 가볍게 그리고 작은 부피로 만들 수 있게 된다. 따라서, 본 연구를 바탕으로 구현한 스마트 기능은 전체 시스템의 생산 시간뿐만 아니라 현재 적외선 카메라 디자인의 가장 중요한 관심사인 가격과 무게의 감소를 실현시킬 수 있을 것으로 기대된다. 본 연구에서 구현한 스마트 기능은 다음과 같다.
먼저, 스마트 적외선 검출기 구현에 있어서 가장 중요한 기능은 적외선 검출기의 출력 신호 형태를 디지털화 하는 것이다. 적외선 검출기와 외부 신호처리 회로 사이에 아날로그 형태의 신호전달은 외부잡음 간섭에 매우 취약하다. 따라서, A/D 변환기를 신호취득 회로에 집적화 함으로써 디지털 형태의 신호를 출력 함으로써, 이러한 외부 잡음의 간섭을 제거할 수 있게 된다. 하지만.적외선 검출기를 위한 on-chip A/D 변환기를구현함에 있어서 허용 가능한 전력소모, 해상도, 면적, 출력 속도에는 엄격한 요구조건을 만족시켜야 하며, 냉각 형 적외선 검출기의 경우 이러한 조건은 보다 엄격하다. 따라서 이러한 요구조건을 만족시키기 위해서 선택한 on-chip A/D 변환기의 구조는 pipelined 형 A/D 변환기이다. pipelined A/D 변환기는 높은 출력 속도를 내면서도 비교적 적은 전력만을 소모하는 특징을 같고 잇어서, 신호취득 회로 내에 집적화함에 장점을 갖는다. 높은 해상도의 pipelined 구조의 A/D 변환기를 구현하기 위해서 본 연구에서는 디바이스의 부 정합 (mismatch)에서 발생하는에러를최소하기 위해서 capacitor averaging technique와 digital error correction 방식을 사용하였다. 이러한 기법을 사용하여 제작한 14b A/D변환기는 0.2LSB DML과 4LSB INL의 비선형성 특성을 보였으며, 5V 동작전압에 대해서도 75mW 전력소모와 함께 1MHz의 동작속도를 얻을 수 있었다. 제작된 A/D변환기의 면적은 5.6mm$^$으로서 매우 작은 면적에 구현할 수 있었으며, 이렇케 구현한 칩은 고해상도 적외선 검출기를 위해서 사용될 수 잇을 것으로 기대된다.
적외선 검출기의 신호 대 잡음 비를 향상시키기 위해서는 큰 적분 캐패시턴스와 높은 전압 스웡을 이용하여 전하 출적용량 (cgarge storage capaxity)을 키우는 것이 필수적이다. 이를 위해, 큰 적분 캐패시터를 사용하거나 적외선 검출기의 배경전류와 암 전류를 제거하여 이와 같은 적분용량을 최대화 시킬 수 있다. 하지만, 적외선 검출기의 픽셀 크기의 제약, 신호 취득회로의 허용 가능한 면적, 신호취득 회로의 제작 공정 기술의 제약으로 사용 가능한 캐패시터의 용량에는 제약이 크게 따르게 된다.따라서 이와 같은 제약을 극복하여 적외선 검출기의 신호 대 잡음 비를 향상 시키기위해서 다중적분방식의 신호취득 기법을 제안하였다. 본 방식은 각각의 픽셀의 신호를 적분 캐패시터에 적분을 하고, 적분된 신호는 디지털화 하여서 출력하여 외부에 잇는 메모리에 저장을 한다. 그리고 이와 같은 과정은 신호취득 회로의 한프레임 동안 허용 가능한 횟수만큼 반복적으로 수행하여 각각의 신호들을 메모리에 반복적으로 더한다. 이와 같은 과정을 통해서 신호에 대한 잡음의 영향을 상대적으로 줄일 수 있어서 최종적으로 적외선 검출기의 성능을 향상 시킬 수 있게 된다. 제안한 방식의 신호취득 기법을 성공적으로 구현하기 위해서는 저 잡음, 고속의 신호 취득회로의 구현이 필수적이다. 따라서, 이를 위해서 전압 스키밍 방식 (voltagw skimming method)을 이용한 신호의 디지털화를 이루는 새로운 방식의 구조를 제안하고 사용하였다 0.6μm CMOS공정을 이용하여 64×64 HgCdTe 적외선 감지소자에 대해서 구현한 회로는 신호취득회로의 전하축적용량을 2.4×10$^$ electrone까지 증가시킬 수 있었고, 이를 통해서 신호 대 잡음 비를 기존의 방식에 비해서 약3배까지 향상 시킬 수 있었다.
최근의 적외선 카메라의 디자인에 있어서 가장 중요한 고려 요소는 전체 시스템의 가격, 전력 소모, 크기를 최소화 시키는 것이다. 현재 적외선 카메라를 위해서 가장 널리 사용되는 bolometer를 이용한 비냉각형 적외선 검출기의 경우 검출기의 동작 온도를 일정하게 유지 시켜야 한다. 이를 위해서 사용하는 온도 안정화기에 잇어서 매우 정밀하고 까다로운 성능을 요구한다. 이처럼 정밀한 온도 안정화기의 사용은 적외선 카메라의 가격, 전력 소모, 크기를 줄이는데 큰 제약요소로 작용하고 있다. 따라서, bolometer형 적외선 검출기를 온도 안정화기 업서이 사용할 수 있도록, bolometer의 픽셀간에존재하는 동작온도에 대한 반응 정도의 불균일성을 제거하기 위해서 새로운 방식의 회로를 제안하였다. 본 회로에서는 픽셀간의 동작온도에 대한 불균일도를 subthreshold 영역에서 동작하는 MOS를 이용하여 바이어스 전류를 생성하여 공급함으로써 제거하는 기법이다. 이와 같은 방식의 회로를 사용하여 픽셀간에 존재하는 반응도의 차이를 모두 제거할 수 있어, 적외선 검출기를 일정한 온도로 유지 시킬 필요가 사라지게 된다. 제안한 회로는 반도체 물질을 사용하는 bolometer를 목표로 설계 하였으며 0.34μm CMOS공정을 이용하여 설계 제작하였다. 측정결과를 통해서 제안한 개념을 구현한 회로는 온도에 대한 보정범위를 약 40K까지 확보할 수 있음을 확인 할 수 있었고, 이러한 측정 결과를 바탕으로 전체 시스템의 가격, 전력 소모, 그리고 무게 등을 크게 감소 시킬 수 있을 것으로 기대된다.
