In modern high-performance digital devices, packages, and systems, clock frequency and its harmonics are elevated to GHz frequency ranges. Furthermore, power supply and ground return current exceeds tens of amperes to drive numbers of I/O drivers and digital core circuits. The device, package, and system density is also high. The combined effect of the high-frequency current spectrum components and the high power supply and I/O current raise serious design concerns and challenges in controlling the resulting radiated field emission. One of the radiated field emission problems is from the power/ground plane cavity edge. However, it is too difficult to analyze due to the complex structure like multi-layer stack-up, and it is needed to efficiently simulate to predict the radiated field emission from the power/ground plane cavity edge.
In this dissertation, a balanced TLM and via coupling model is proposed for efficient simulation of radiated field emission from a power/ground plane cavity edge, where the radiated field emission is excited by vias in a multilayer package and PCB (printed circuit board). The proposed model can efficiently express skin depth effect and return current discontinuity of via, which are the reason for making the analysis difficult and complex. Also, it uses unit cell concept to easily express spatial effect of the via.
The radiated field emission is simulated and measured with a series of test boards. The simulation agrees fairly well with the measurement confirming the preciseness and usefulness of the proposed model. It is shown that the via is a considerable source of the radiated field emission as well as the signal loss.
The effect of a decoupling capacitor fence (De-Cap Fence) at the edge of the board to mitigate the radiated field emission is examined. The proposed model confirms that the De-Cap Fence changes the resonance mode and frequency of the plane cavity, and reduces the radiated field emission.
And the effect of clock on the radiated field emission from the power/ground plane cavity edge is also examined. The spectrum of Clock doesn't have the uniform magnitude in the frequency domain. The proposed model confirms that the clock changes the spectrum of the radiated field emission depending on clock frequency and power/ground plane impedance. Through this part, the proposed model also is very efficient to time domain simulations, which are confirmed by the measurements of TDR/TDT response and clock response.
현재 고성능 디지털 기기, 패키지, 시스템에서는 클락 동작 주파수와 클락의 하모닉 성분의 주파수 성분들은 기가헤르쯔(GHz) 영역까지 올라가고 있다. 또한 디지털 핵심 회로나 입출력을 하기 위한 전원의 커런트(current) 양은 수십 암페어(ampere)에 이르고 있다. 이에 더하여 기기, 패키지, 시스템의 배선의 집적도 또한 높아지고 있다. 증가하는 주파수 스펙트럼(spectrum)과 커런트 양에 따른 방사현상의 증가를 조절하기 위해서 디자인 단계에서부터 신중하게 고려해야 할 필요성이 대두되고 있고 이를 위한 연구가 필요하게 되었다. 이러한 방사현상 문제 중에 하나로서 파워/그라운드 판 테두리에서 발생하는 것이 있다. 그러나 현재의 다층기판과 같은 복잡한 구조에 대해서는 파워/그라운드 판 테두리 방사현상을 해석하기에는 어렵다. 그래서 이러한 방사형태를 해석하기 위한 효과적인 시뮬레이션 방법이 필요하게 되었다.
이 논문에서는 파워/그라운드 판 테두리 방사현상을 효과적으로 시뮬레이션하여 예측할 수 있는 대칭형 전송선 방법 및 비아 연결 모델 (Balanced TLM and Via Coupling Model)을 제안 하였다. 주로 파워/그라운드 판 테두리 방사현상은 다층기판 패키지나 PCB (printed circuit board)에 있는 비아(via)를 통하여 유기가 된다. 제안된 모델은 다층기판 해석의 걸림돌이 되는 메탈층에서 발생하는 스킨뎁스 (skin depth) 효과나 비아에 의해 발생하는 리턴 커런트 불연속성(return current discontinuity)을 표현할 수 있다. 또한 단위셀 (unit cell) 개념으로 표현되기 때문에 비아 위치에 따른 현상도 표현 할 수 있다.
파워/그라운드 판 테두리 방사현상을 다양한 구조의 실험보드에 대해서 측정과 시뮬레이션을 수행하였다. 그래서 제안된 모델을 이용한 시뮬레이션이 측정결과와 아주 잘 일치함을 통해 제한된 모델의 정확성과 유용성을 확인하였다.
디커플링 케페시터 펜스 (decoupling capacitor fence : De-Cap Fence) 의 파워/그라운드 방사현상에 대한 효과에 대해서도 제안된 모델을 이용하여 관찰하였다. 이 실험을 통하여 제안된 모델이 디커플링 케페시터 펜스에 의한 공진 (resonance) 모드 (mode)와 주파수(frequency)의 변화를 잘 예측함을 알 수 있었다. 또한 방사현상의 크기를 줄일 수 있는 것도 확인하였다.
다음으로는 클럭(clock)이 파워/그라운드 방사현상에 미치는 영향에 대해서도 살펴보았다. 클락의 스펙트럼(spectrum)은 주파수 영역에서 균일한 크기를 가지지 않는다. 제안된 모델을 통해서 클럭 주파수와 파워/그라운드 판의 임피던스(impedance)에 따라 변하는 현상을 확인할 수 있었다. 또한 TDR/TDT 와 클럭의 측정을 통해서 제안된 모델이 시간영역 시뮬레이션에서도 아주 효과적임을 확인하였다.
