In many computer systems with large data computations, the delay of memory access is one of the major performance bottlenecks. As a result, many researchers investigated various techniques to reduce the memory latency. One way to improve memory latency is exploiting localities built in applications. Modern micro-processors usually adapt cache to exploit those localities. In this paper, we propose enhanced field remapping techniques for dynamically allocated structures to provide better locality than conventional field layouts can. By aggregating and grouping fields from multiple structures, we restructure the layout of fields in dynamic structures, reducing cache miss rates, amount of page usages, and execution time as a result. Experimental results with Olden benchmark show the effectiveness of our field remapping approaches. Compared to the original programs, average L1 and L2 cache misses are reduced by 30% and 10%, respectively. As a result, our remapping achieves 13% faster execution time on average than original programs. These results are far better than previously proposed field remapping methods, which require wasted padding between fields when the sizes of fields are different.
많은 양의 데이터를 다루는 컴퓨터시스템에 있어서 메모리 접근 지연은 성능의 주된 병목지점으로 작용하고 있다. 따라서 메모리 접근시간을 줄이기 위한 많은 연구가 수행되어 왔다. 메모리에서 소비되는 시간을 줄이는 방법중 하나는 지역성을 이용하는 것이다. 현대의 대부분의 마이크로 프로세서는 지역성을 이용하기 위하여 캐시를 포함하고 있다. 우리는 이 논문에서 동적으로 할당되는 구조체 데이터를 메모리 상에 재배치하는 개선된 방법을 제안하고자 한다. 여러 구조체 데이터에 걸쳐 높은 연관성을 갖는 필드들을 모아 메모리상에 인접하게 할당함으로써 캐시 실패율, 메모리사용량, 그리고 수행시간을 줄일 수 있도록 동적데이터의 필드를 재배치 하고자 한다. 구조체를 이용하여 많은 양의 데이터를 다루고 있는 Olden 벤치마크를 통한 실험은 우리의 필드 재배치 알고리즘의 효율성을 뒷받침한다. L1캐시 실패는 평균 30%를, L2 캐시 실패는 평균 10%를 재배치 하지 않은 경우보다 줄일 수 있었고, 수행시간 또한 평균 13% 줄인 결과를 얻을 수 있었다. 이 결과는 필드 크기가 다를 때 메모리 낭비가 발생했던 이전 연구와 비교하더라도 좋은 성능을 보인다.
