Flash memory has been widely used in mobile embedded systems because of non-volatility, low power consumption, shock resistance, lightweight, small size, and fast access speed. However, flash memory has two disadvantages. One is that data cannot be overwritten before erase in advance. The other is that each erasable unit of flash memory has the limitation of possible number of erase operations: generally 100,000 program/erase cycles. Recently, the second generation NAND flash memory was introduced. It is also called `large NAND flash memory' because the capacity of flash memory is eight times larger than the first generation NAND flash memory.
FTL(Flash Translation Layer) is a software layer which maps logical addresses from host to physical addresses of flash memory. Major functions of FTL are cleaning and wear-leveling as well as mapping. Cleaning is to obtain writable spaces by erasing written spaces, wear-leveling is to evenly wear out flash memory for longer lifetime, and mapping is to translate logical addresses from host to physical addresses of flash memory: basically page-mapping and block-mapping.
Since previous researches about FTL designed for the first generation NAND flash memory, they only considered a page-mapping. Then, their cleaning policies were designed by assuming a page-mapping. After introducing large NAND flash memory, however, a block-mapping is more useful than a page-mapping from the viewpoint of memory usage. That is, previous cleaning and wear-leveling policies for a page-mapping are not suitable for a block-mapping.
In this paper, we propose new cleaning and wear-leveling policies for block-mapping FTL for large NAND flash memory. The main idea is that new policies consider hotness and coldness of block. Previous policies do not consider them because a page-mapping takes charge of them. We simulate proposed policies to evaluate them. Simulation results show that the new cleaning policies can improve the performance of 10% ~ 25% and the new wear-leveling policy can improve the performance of 50%.Flash memory has been widely used in mobile embedded systems because of non-volatility, low power consumption, shock resistance, lightweight, small size, and fast access speed. However, flash memory has two disadvantages. One is that data cannot be overwritten before erase in advance. The other is that each erasable unit of flash memory has the limitation of possible number of erase operations: generally 100,000 program/erase cycles. Recently, the second generation NAND flash memory was introduced. It is also called `large NAND flash memory' because the capacity of flash memory is eight times larger than the first generation NAND flash memory.
FTL(Flash Translation Layer) is a software layer which maps logical addresses from host to physical addresses of flash memory. Major functions of FTL are cleaning and wear-leveling as well as mapping. Cleaning is to obtain writable spaces by erasing written spaces, wear-leveling is to evenly wear out flash memory for longer lifetime, and mapping is to translate logical addresses from host to physical addresses of flash memory: basically page-mapping and block-mapping.
Since previous researches about FTL designed for the first generation NAND flash memory, they only considered a page-mapping. Then, their cleaning policies were designed by assuming a page-mapping. After introducing large NAND flash memory, however, a block-mapping is more useful than a page-mapping from the viewpoint of memory usage. That is, previous cleaning and wear-leveling policies for a page-mapping are not suitable for a block-mapping.
In this paper, we propose new cleaning and wear-leveling policies for block-mapping FTL for large NAND flash memory. The main idea is that new policies consider hotness and coldness of block. Previous policies do not consider them because a page-mapping takes charge of them. We simulate proposed policies to evaluate them. Simulation results show that the new cleaning policies can improve the performance of 10% ~ 25% and the new wear-leveling policy can improve the performance of 50%.
휴대용 전자 기기에 폭 넓게 사용되고 있는 플래시 메모리는 비휘발성 메모리로, 빠른 접근 속도를 가지고 있으며 전력을 적게 소비하고 외부 충격에 강하다. 또한 가볍고 크기가 작은 장점을 가지고 있다. 그러나 한번 쓰기 연산을 수행한 공간에 다시 쓰기 위해서는 반드시 지우기 연산을 먼저 수행해야 하고 또한 수행될 수 있는 지우기 연산 횟수가 약 10,0000번 정도로 제한되어 있다. 최근, 단위 용량이 8배 증가한 제2세대 NAND 플래시 메모리가 소개되어 새로운 연구가 시작되고 있다.
앞서 언급한 두 가지 문제점을 보완하기 위해서 파일시스템과 플래시 메모리 사이에 플래시 변환 계층(Flash Translation Layer, FTL)이 추가된다. 주요 기능은 사상하는 기능과 클리닝 기능, 그리고 지우기 균등화 기능이다. 사상하는 기능은 시스템의 논리적 주소를 플래시 메모리의 물리적 주소로 사상하는 기능이고, 클리닝 기능은 새로운 쓰기 연산을 수행할 수 있는 공간을 확보하는 기능이고, 지우기 균등화 기능은 플래시 메모리의 수명 연장을 위해 특정한 부분에 지우기 연산이 집중되지 않도록 하는 기능이다.
플래시 변환 계층과 관련한 기존 연구들에서 제안하는 클리닝 정책들은 제1세대 NAND 플래시 메모리를 대상으로 연구되었기 때문에 페이지 사상 방식을 가정하고 설계되었다. 그러나 제2세대 NAND 플래시 메모리가 소개되면서 페이지 사상 방식보다는 블록 사상 방식이 유용하게 되었고, 기존 클리닝 정책들을 블록 사상 방식의 플래시 변환 계층에 그대로 이용하기에는 어려움이 많다.
본 논문에서는 제2세대 NAND 플래시 메모리를 위한 블록 사상 방식의 플래시 변환 계층에 적합한 새로운 클리닝 정책과 지우기 균등화 정책을 제안한다. 이 정책들의 주요 아이디어는 블록의 핫정도와 콜드정도에 대한 것을 고려하는 것이다. 모의 실험을 통해서 제안한 정책들에 대한 성능을 측정하였다. 측정 결과 클리닝 정책의 경우 10% ~ 25%의 성능 향상을, 지우기 균등화 정책의 경우 50%의 성능 향상을 확인할 수 있다.
