The Context Adaptive Binary Arithmetic Coding is the key entropy coding algorithm of H.264/AVC which is adopted as next generation moving picture compression.
Although the performance gain of H.264/AVC is mostly resulted from Context-Adaptive Binary Arithmetic Coding (CABAC), the decoding complexity of CABAC makes it difficult to implement the decoding system at a moderate operating frequency. Despite the multiplication-free algorithm, CABAC still needs a lot of computations to calculate range, offset and context variables. This paper presents a prediction scheme to decode maximally two bits at a time and reduce overall decoding cycles in CABAC. With the proposed prediction scheme, we implemented a CABAC decoder, which reduces total cycles by 23~24% compared to conventional CABAC decoding schemes. With a little modification to the proposed BAC decoder, it can operate at 300MHz and logic area of the decoder is about 8740 gates without memory cell. The proposed architecture is implemented in Verilog HDL and synthesized in Samsung 0.18㎛ technology.
2003년 ISO의 JVT와 ITU-T의 VCEG에 의해 동영상 압축의 표준으로 자리 잡은 H.264는 DVD와 디지털 방송 등에서 영상압축 방식으로 채택되고 있다. H.264내에서 가장 높은 압축효율은 보이는 main profile에서는 Context Adaptive Binary Arithmetic Coding (CABAC)이 entropy coder로 사용되며 압축성능에 상당한 기여를 하고 있다.
그러나, CABAC는 1bit를 복호화하기 위해 많은 데이터들이 필요하고, 회로의 구현도 복잡하기 때문에 기존의 하드웨어를 사용하여 실용화 하는데 상당한 무리가 있다. 300MHz로 동작하는 프로세서에서 30Mbps의 일반적인 영상을 보기 위해서는 10cycle당 1bit씩 복호화되어야 한다. 이는 CABAC를 담당하는 전용 프로세서 없이는 복호화가 불가능함을 나타내어 준다.
제안된 구조는 한번에 1bit씩 복호화할 수 있는 기존의 하드웨어를 이용하면서, 복호기의 처음 부분과 마지막 부분에 새로운 알고리즘을 적용하여 한번에 최대 2bit씩 복호화할 수 있는 장점을 가진다. 한번 복호화할 때 마다, 필요한 세 가지 값들의 변화를 관찰함으로써 제안된 구조를 유추해 낼 수 있다. 두 개의 symbol을 동시에 복호화하는데, 첫 번째 symbol이 복호화되는 결과가 확률이 높은 값 (most probable symbol ? MPS)이면 짧은 시간 내에 두 번째 symbol의 복호를 시작할 수 있게 된다. 따라서, 두 번째 복호화되는 값은 첫 번째가 MPS라고 예측하고 복호화 하는데, 예측이 참일 경우 2bit를 동시에 얻을 수 있다.
제안된 예측 알고리즘을 JM code (version 8.6)에 적용시킨 결과, 23~24%의 성능향상이 나타났다. 이것은 똑 같은 동작 주파수를 가진 시스템에서 제안된 예측기법을 사용할 경우, 주파수 대역이나 저장매체의 용량을 23~24% 줄이는 효과를 가져오는 것이다. Verilog HDL을 이용하여 RTL coding을 하고 삼성 0.18㎛ 공정을 이용하여 합성한 결과, 동작 주파수는 300MHz이며 회로의 크기는 8740개의 게이트로 나타났다.
