A 512 × 384 CMOS image sensor in 0.18-μm 1P4M technology with a 5.9-μm pixel pitch has been proposed to compensate for kTC reset noise, image lag and fixed pattern noise. The proposed CMOS image sensor controls the reset voltage using a pixel-level dynamic current source operating in weak inversion and a column-parallel comparator for controlling the current source. The dynamic current source allows realizing a uniform weak current source array even in the case of any significant parameter mismatches. Fixed pattern noise from pixels and column-level readout circuits can be reduced since the reset voltage of each pixel is adjusted to the reference voltage imposed by each column comparator that is also used for single-slope analog-to-digital conversion for pixel readout. A total of $330 μV_{(rms)}$ random readout noise, which is a factor of two improvement over conventional reset operation, has been achieved. We can also suppress fixed pattern noise level to $250 μV_{(rms)}$. The chip operates at 1.8 V and consumes 40 mW excluding I/O and off-chip DAC for a single-slope ADC at 30 fps.
For machine vision applications, image senors with high-spatial resolution are not always required or desirable though the low-resolution image is not sufficient to analyze the details. However, since the amount of data is reduced, the computation can be performed fast which is critical in real-time applications. In addition, the unnecessarily detail information can be filtered out in low-resolution image. In order to utilize all advantages of various resolution images, we have proposed the analog-to-digital conversion structure that is a type of column-parallel multi-bit sigma-delta oversampling ADC using the controlled reset scheme, improving the previous schemes with single-bit sigma-delta converters. We can utilize multi-resolution readout characteristics in digital domain by simple decimation process in the proposed readout scheme. The quantization noise characteristics are also investigated experimentally using the demonstration chip. We expect that the proposed CMOS active pixel sensor with spatial-temporal multi-resolution readout can be applied to prevailing hierarchical image processing algorithms.
본 연구에서는 kTC 리셋잡음, 이미지 래그 및 고정패턴 잡음의 감쇠를 위한 CMOS 영상센서의 구조를 제안하고 이를 0.18-μm 1-poly 4-metal표준 CMOS 공정을 이용하여 제작하였다. 제안한 영상센서는 화소마다 구현된 전류원 및 하나의 열마다 배열된 비교기를 이용하여 리셋 전압을 제어한다. 사용된 전류원은 각각의 화소의 트랜지스터의 특성 및 온도에 둔감하도록 설계되었다. 화소 내의 증폭기 및 비교기의 오프셋 차이는 리셋 제어에 의해 포토 다이오드의 리셋 전압 내에 포함되며 이 비교기는 아날로그-디지털 변환에도 사용되어 이는 고정패턴 잡음의 감소효과를 가진다. 실험결과 약 $330 μV_{(rms)}$의 검출회로 잡음을 나타내는 것으로 측정 되었으며 이는 통상의 동작에서 나타나는 잡음수준의 절반 정도이다. 고정패턴 잡음 역시 $2500 μV_{(rms)}$수준으로 매우 낮게 나타났다. 제작된 센서는 1.8V 동작전압에서 30fps의 속도로 동작 시 입출력 및 외부회로를 제외하고 약 40mW의 전력을 소모한다.
물체인식이나 움직임 검출과 같은 영상처리 분야에서는 반드시 고해상도의 영상이 필요하지는 않으며 저해상도의 영상 역시 처리할 데이터의 양이 적고 불필요한 정보가 제거된다는 이점을 가지고 있다. 이는 특히 실시간 처리가 필요한 경우에 도움이 된다. 이러한 여러 해상도가 가지는 장점을 이용하기 위하여 본 연구에서는 리셋제어 회로를 이용하여 시그마 델타 아날로그-디지털 변환방식을 제안하였다. 이는 기존의 회로가 가지는 심한 고정패턴 잡음의 문제 및 큰 양자화 에러의 문제를 해결한다. 제안된 센서의 디지털 출력은 확산된 양자화 에러의 특징으로 인하여 디지털 영역에서 간단한 연산을 통하여 임의의 시-공간적 다중해상도의 영상을 얻는데 사용할 수 있다. 이러한 특징을 제작된 센서를 이용한 실험을 통하여 확인 하였으며 제안된 센서는 계층적 신호처리가 가능한 집적된 영상 처리부를 효율적으로 설계할 수 있도록 하여 실시간 처리가 가능한 영상처리 칩으로 발전될 수 있을 것으로 기대된다.
