FPGA-based emulation, which is now widely used in the design and verification of System-on-a-Chip (SoC), is applicable only when the RTL design for the whole system is available thus resulting in a long design turn-around time. In this thesis, we present a new design flow based on a C-to-hardware IMPLEmentation tool (CIMPLE) and a CONfigurable SoC Emulation Platform (CONSCEP) that emulates the on-chip bus system prior to the RTL design of each SoC component. With the emulation environment set up in the early stage of the design process, the design and verification task of each functional block in the SoC can be performed not only faster, but also more complete as a more complete set of test vectors can be applied before the integration.
CONSCEP consists of 1) configurable bus components for the given on-chip bus standard, and 2) a set of transactors to link the HDL models of the pre-verified IP blocks with the C models for the behavioral blocks to be designed, or software blocks. CIMPLE translates the C model for a hardware module to a SystemC code, which can be synthesized and directly attached to the CONSCEP as an IP. CIMPLE allows global variables, nested function calls and simple pointer access, which significantly reduces the code migration time. The proposed design flow is demonstrated using a JPEG encoder/decoder system and successfully applied to a commercial MPEG4 video codec chip.
시스템 칩(SoC)는 기존의 칩에 비하여 설계의 복잡도가 월등이 높기 때문에, 설계 및 검증 과정에서 FPGA 기반의 에뮬레이션을 반드시 거치는 것이 일반화 되어 있다. 그러나, FPGA 기반의 에뮬레이션은 전체 설계에 대한 RTL 기술이 완성되고, 합성 가능한 정도가 되어야 적용이 가능하며, 따라서 오류를 발견하고 정정하는 데에 걸리는 시간이 너무 길어지는 문제점이 있다. 이 논문에서는 C-to-hardware 변환 도구인 CIMPLE과 재설정 가능한 SoC 에뮬레이션 플랫폼인 CONSCEP을 도입하여 기존의 SoC 설계 방법들의 문제점을 해결한 새로운 설계 방법을 제안한다. CONSCEP 플랫폼은 SoC의 온칩버스 시스템을 각 SoC 구성 IP들에 대한 RTL모델이 완성되기 전에 C모델을 이용하여 에뮬레이션 할 수 있도록 해 준다. 에뮬레이션 환경을 설계의 초기에 도입함으로써, SoC 내의 각 기능 블럭의 설계 및 검증을 보다 빠르게 할 수 있을 뿐 아니라, 보다 다양하고, 완전한 테스트 벡터들을 인가하할 수 있기 때문에 검증의 신뢰도를 높일 수 있다. CONSCEP은 크게 두 가지 부분으로 나누어 진다. 첫번째는 주어진 온칩버스 표준에 따라 정해지는 재구성 가능한 버스 구성요소들이고, 두번째는 FPGA에 맵핑되는 하드웨어모듈과 호스트 컴퓨터에서 수행되는 소프트웨어 부분을 연결 해 주는 트랜잭터들이다. 소프트웨어 부분은 최종 SoC 구현에서 프로세서에서 수행될 부분이거나, 또는 아직 완성되지 않은 하드웨어 부분에 대한 C모델일 수 있다. CONSCEP에서는 다양한 형태의 트랜젝터를 제공함으로써, 에뮬레이션의 속도와, 성능 예측의 정확성을 선택적으로 조절할 수 있도록 하였으며, 특히 Pseudo Cycle-level 트랜젝터를 이용하면, 수MHz 대의 에뮬레이션 속도를 유지하면서 Cycle-level 시뮬레이션과 같은 정확도의 성능예측이 가능하다.
CIMPLE은 에뮬레이션 환경이 구축된 이후에 아직 완성되지 않고 C모델로만 존재하는 블럭을 빠른 시간 내에 하드웨어에 맵핑이 가능한 형태로 변환해 주는 도구로서, 기존의 상위수준 합성 도구인 SystemC Compiler를 이용하되, 기존에 상용 툴에서 지원되지 않는 전역변수 사용, 간단한 형태의 포인터 지원, 다단계 함수호출 등을 쉽게 지원할 수 있는 구조를 제안하였다. 또한 결과물은 온칩버스에 바로 통합될 수 있는 형태로 생성되도록 하여, 유용성을 높였다. 일차적으로 동작이 검증된 하드웨어를 얻고 나면, 설계자의 지령에 따라 특정 부분을 병렬 처리할 수 있도록 하여 성능을 향상시킬 수 있도록 하였다.
제안된 설계 방법은 JPEG encoder/decoder 시스템 예제를 이용하여 설명하였으며, 상용 MPEG4 video codec 칩의 설계에도 적용되었다.
