Fast changing network applications and evolving network processor NP architecture coping to provide the required demand of these application has made NP software developers task more difficult than ever. We redefine the NP benchmark for standard network applications targeting the processing resource sought by these applications thus reducing the programming overhead and modular applications allocation complexity over multiple microengines or processing elements. Moreover, two different paradigm on packet processing is represented with four typical header processing applications and one payload processing application. The model extracts spectrum of data ranging from micro level parameter to macro level. Advantage of having two level of analysis completes performance genome as variation in processing elements on throughput, a macro level parameter, is well correlated with its corresponding micro level parameter such as Instruction per Cycle (IPC), energy per cycle and instructions per second. These parameters are obtained for each building blocks of a programmable router, thereby giving atomic level information of NP for the building blocks considering processing variation. Instruction Processing Rate (million instructions per second MIPS) with Execution Cycle EC are two measures quantifying processing resource requirement and efficiency of the microengine while running on specific number of threads and microengines. The presented results help understand on optimal configuration of processing capacity of NP for resource intensive program kernel. The processing requirement of each benchmark application module assist in NP based power management and power efficient processing resource allocation for typical network applications.
지금까지 사용 되어 오던 라우터는 변형이 매우 힘들어서 새로운 인터넷 응용 프로그램을 처리하기 위한 변형이 필요한 경우 시판되기까지 매우 긴 시간이 걸렸다. 새로운 개념의 RISC 기반 라우터를 지금까지 쓰여오던 라우터와 비교해 보면 처리 속도가 낮아지는 단점은 있지만 프로그램이 가능하여 매우 유동적이라는 장점을 갖고 있다. 라우터의 속도를 향상 시키기 위해서는 하나의 칩에 다수의 프로세서를 장착하고 각 프로세서는 다수의 쓰레드를 처리하게 된다. 이러한 프로세서 구조는 메모리의 지연을 줄이고 라우터의 처리능력을 향상 시켜주어 결과적으로는 쓰루풋을 향상시켜 준다. 막대한 처리능력과 많은 수의 소프트 웨어 모듈로 인해 칩 설계를 위해서는 많은 공간이 필요하다. 따라서 데이터패스 쓰루풋 측정을 위해서는 가능한 응용프로그램의 병목 현상 하에서 프레임 크기와 처리 능력을 증가시켜가면서 단위시간 당 명령어 처리능력(IPS), 명령어 수준 병렬화, 버스 사용도, 전력 소모, 전체적인 마이크로 엔진 효율성과 같은 지표도 같이 측정 되어야 한다. 이 논문에서는 소프트웨어 개발자들이 소프트웨어와 하드웨어의 최적화된 연결을 찾아내고 사업자들이 이러한 어플리케이션 모듈을 처리하는 칩을 설계하는 것을 돕기 위해 위에서 언급한 지표들을 정성적 그리고 정량적으로 정의해 보았다.
