서지주요정보
Design and implementation of memory architecture for portable 3D rendering IP = 휴대용 3차원 렌더링 엔진을 위한 메모리 아키텍쳐의 설계 및 구현
서명 / 저자 Design and implementation of memory architecture for portable 3D rendering IP = 휴대용 3차원 렌더링 엔진을 위한 메모리 아키텍쳐의 설계 및 구현 / Jeong-Ho Woo.
저자명 Woo, Jeong-Ho ; 우정호
발행사항 [대전 : 한국과학기술원, 2004].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8015701

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 04102

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

리뷰정보

초록정보

In this thesis, the memory architecture for portable 3D rendering IPs was designed and implemented. In order to reduce system memory bandwidth and to enhance rendering performance, it adopts a graphics cache, a separate graphics memory and an efficient RMW control scheme. Since graphics caches including depth cache, frame cache and texture cache reduce external memory access, graphics caches are used to reduce memory bandwidth and power consumption. Even with those caches, required memory bandwidth is still higher than the graphics system can provide. To reduce system memory bandwidth further, a separate graphics memory architecture is proposed. The proposed architecture uses external SRAM as a graphics memory. By using separate graphics memory, the system memory bandwidth is reduced to less than 40MBytes/sec. To reduce graphics memory latency, an efficient RMW control scheme is proposed. This scheme uses two independent clocks between the rendering core and graphics memory. By using twice higher clock rate, the memory module can perform read and write operations in one rendering clock cycle. The proposed memory architecture is used to implement a portable 3D rendering IP. Board-level implementation was performed for the verification of the proposed architecture. In the board-level implementation, the rendering IP operates at 10MHz and it shows 20Mpixles/sec. The estimated power consumption from the simulation is 29mW. By using proposed memory architecture, the 3D-performance, calculated by $\frac{pixel fill rate}{power consumption}$, is enhanced by 140 times than that with a rendering IP without the proposed memory architecture.

본 논문에서는 휴대용 3차원 렌더링 엔진을 위한 메모리 아키텍쳐가 설계 및 구현되었다. 렌더링 엔진의 power consumption을 줄이기 위해서 외부 메모리 접근을 줄여야만 한다. 이를 위해서 Depth Cache, Frame Cahce, Texture Cache 세가지의 그래픽 캐쉬를 사용하였다. 이들 캐쉬를 사용함으로 해서 외부 메모리 접근을 줄여 파워를 줄이는 장점과 함께, 외부 메모리 Bandwidth를 줄이는 장점도 있다. 이들 각 캐쉬의 성능을 최적화하기 위해 Simulation Environment를 만들었고 만들어진 Simulation Environment에서 각 캐쉬의 동작 및 휴대용 3차원 렌더링 엔진의 성능을 분석하였다. 각 캐쉬의 성능을 최적화하기 위해 2Dimensional Blocked Mapped 방식을 적용하였다. System Memory Load를 줄이기 위한 Separated Memory Architecture도 제안되었다. 제안된 Separated Memory Architecture는 그래픽 메모리를 따로 두어 캐쉬가 Miss인 경우에도 시스템 버스에 접근하지 않게 하는 것이다. 이렇게 함으로써, System Bus의 Bandwidth를 40MByte/sec로 줄일 수 있었다. 또한 Memory Latency를 줄이기 위해서 RMW control 방식을 제안하였다. 제안된 RMW control 방식은 렌더링 엔진과 캐쉬를 포함하는 메모리 로직의 클럭을 분리하여 메모리 로직의 클럭을 렌더링 엔진 클럭의 2배로 동작하게 한다. 이렇게 두 개의 클럭을 사용할 경우 렌더링 클럭의 한 사이클 안에서 메모리는 Read/Write 동작을 각각 한 번씩 수행할 수 있게 되고, RMW 동작시 메모리 Latency가 줄어들어 렌더링 성능을 향상시킨다. 제안된 Scheme들을 적용하여 메모리 아키텍쳐를 설계하였고, 이를 휴대용 3차원 렌더링 엔진의 설계에 적용하였다. 렌더링 코어는 두개의 Pixel Processor를 가지고 있으며 10MHz로 동작하여 20Mpixels/sec의 성능을 나타낸다. 이 렌더링 코어와 제안된 메모리 아키텍쳐를 이용하여 휴대용 3차원 렌더링 엔진을 설계하였고, 이를 System Evaluation Board에서 검증하였으며, Graphics SoC 의 Rendering IP로 직접되어 설계 검증 중에 있다. 설계, 제작된 휴대용 3차원 렌더링 엔지는 10MHz에서 동작하며 29mW의 파워를 소비한다. 10MHz의 렌더링 클럭과 20MHz의 메모리 클럭에서 20Mpixels/sec의 렌더링 성능을 보여주며, 메모리 아키텍쳐를 사용하지 않은 것과 비교하였을 때 최대 140배의 휴대용 3-D 성능을 보인다.

서지기타정보

서지기타정보
청구기호 {MEE 04102
형태사항 ii, 46 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 우정호
지도교수의 영문표기 : Hoi-Jun Yoo
지도교수의 한글표기 : 유회준
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Reference : p. 45-46
주제 PORTABLE
MEMORY ARCHITECTURE
PORTABLE 3D GRAPHICS GLASS
POLYMERPTION
DEVS FORMALISM
휴대용
메모리 아키텍쳐
휴대용 3차원 그래픽
DEVS 형식론
QR CODE qr code