This work describes a delay-locked loop which guarantees the reliable operation without false lock in wide frequency range. A proposed operation algorithm and an improved phase detector widen considerably the operating frequency range of the DLL. A new circuit ‘Pulse Reshaper’ provides a simple and efficient scheme for lock detection. It also alleviates quite the problem of static phase offset by the current mismatch of charge pump. In the proposed DLL, because variable delay range of voltage-controlled delay line is comparatively narrow, the DLL can keep a fine tuning despite its wide operating range. Furthermore, the proposed phase detector improves the locking speed of the DLL. The proposed DLL practically has a short locking time after power-up since it has no initial circuit and reset(or enable) signal for correct operation.
The proposed DLL is designed in TSMC 0.18um process. The area of core part(except for IO part) is 230um*200um. The DLL operates in wide frequency range from 250MHz to 2GHz. The amount of skew between reference clock and output clock is less than 10ps in most frequency range. The DLL has a rms jitter of 2.9ps and a peak-to-peak jitter of 17.4ps at 2GHz.
DLL은 마이크로프로세서 및 메모리 인터페이스 등과 같은 여러 응용분야에서 필수적으로 사용되고 있다. DLL은 칩간의 통신에 서 클럭의 동기화 및 clock distribution 에서 클럭의 skew를 제거하기 위해 사용된다. 특히 고주파가 요구되는 응용분야에서 타이밍 정확도와 시스템 성능향상을 위해 DLL이 적절히 사용될 수 있다. DLL은 1차 시스템이기 때문에 항상 안정한 상태를 유지하며, PLL에 비해서 설계가 용이한 장점이 있다. 게다가, PLL보다 더 짧은 locking time을 가지며 지터의 크기를 줄일 수 있기 때문에, clock multiplication이 요구되지 않는 경우에는 PLL보다 DLL을 사용하는 것이 좋다.
그러나, 기존의 DLL은 locking range가 제한되어 있어서, 안정된 lock을 보장하지 못하는 문제점이 있다. 이러한 문제를 해결하기 위해 몇 개의 논문들이 해결방법을 제안하였다. 본 연구는 이전에 발표된 false lock 문제의 해결방법들보다 더 효율적이고 신뢰성 있는 기법을 제안한다. 제안된 동작 알고리즘과 향상된 Phase Detector를 사용함으로써, 고주파 영역에서 lock 가능한 주파수 범위를 크게 넓힐 수 있다. 또한, DLL/PLL에서 가장 중요한 문제 중의 하나인 Charge Pump의 전류 mismatch 문제를 상당히 완화시킨다. Voltage Controlled Delay Line의 가변적인 delay 범위가 상대적으로 좁기 때문에, 넓은 영역의 주파수에서 동작하면서도 정교한 tuning을 유지하는 것이 가능하다. 게다가, 항상 false lock 을 피할 수 있는 안정된 동작을 보장하고 초기화 회로가 필요치 않으므로, power-up 후에 실제적인 locking time을 크게 줄일 수 있다. 게다가 phase detector의 향상된 gain 특성은 DLL의 locking speed를 빠르게 한다.
제안된 wide range DLL은 TSMC 0.18um 공정에서 설계되었다. DLL의 Core 부분(IO 부분 제외)의 면적은 230um*200um 이고, 2GHz에서의 전력소모는 6.5mW이다. 2GHz의 출력클럭의 지터 크기는 2.9ps(rms), 17.4ps(peak-to-peak)로 나타났다. 250MHz부터 2GHz
까지의 주파수 범위에서 기준클럭과 출력클럭간의 위상오차는 10ps 이하로 나타났다.
