Minimizing power consumption of a bus is one of the most important design objectives in embedded system-on-chip (SoC) design and ultra deep-submicron (UDSM) technology. In this thesis, we address the problem of design space exploration of low-energy software bus encoding in embedded SoC design. Traditionally, finding a bus encoding that leads to a minimum energy consumption of a bus has been an important research issue, but relatively little attention has been paid to the cost of software encoding implementation. In embedded system design, the memory space for storing the encoding information is strictly limited. Consequently, exploring bus encoding implementation alternatives under such constraint becomes very necessary and/or useful. Also, with the move to silicon processes of 0.18 micron and below, crosstalk delay is becoming the first-order problem in dynamic power consumption as well as in signal integrity. Caused by capacitive coupling between adjacent wires, crosstalk can change the delay of a signal or result in an incorrect logic transition, leading to a chip malfunction or a failure. In this thesis, we propose a systematic design space exploration algorithm for low-power bus encoding which completely eliminates the crosstalk delay. From experiments on a set of benchmark designs, the proposed algorithm was shown to consume 48% less power consumption on average over existing techniques with relatively little memory overhead.
임베디드 시스템-온-칩 (SoC) 설계에서, 버스에서의 전력 소모를 줄이는 것은 가장 중요한 설계 목적 가운데 하나이다. 본 논문에서는 임베디드 SoC 설계에서 저전력 소프트웨어 버스 인코딩을 찾는 문제를 다룬다. 과거에 버스에서의 전력 소모를 줄이기 위한 버스 인코딩을 찾는 것은 중요한 연구 주제였지만, 소프트웨어적인 인코딩 구현의 비용에 대해서는 거의 관심을 두지 않았다. 임베디드 시스템 설계에서 인코딩 정보를 저장하기 위한 메모리 공간은 한정되어 있다. 따라서 자원 제약 하에서 버스 인코딩 구현에 대한 여러 경우를 찾는 것은 매우 필요하며 유용할 수 있다. 본 학위 논문에서는, 버스에서 비트 라인 간의 스위칭을 고려한 저전력 버스 인코딩 기법에 대한 연구를 통해, 상당히 효과적으로 시그널 무결성을 보장하고, 전력을 줄일 수 있다는 것을 보였다. 제안하는 알고리즘은 다음과 같은 의의를 지난다. 첫째, 인코딩을 통해 버스에서의 에너지를 줄일 수 있는 저전력 기법이라는 것이다. 둘째, 기존의 인코딩 기법과 달리 크로스톡 지연을 완전히 제거한다는 것이다. 셋째, 기존의 인코딩에서는 고려하지 않았던 인코딩의 구현에 대한 비용을 주어진 임베디드 시스템안의 자원 제약 안에서 조절할 수 있다는 것이다. 벤치마크 설계를 통한 실험에서, 제안한 알고리즘을 이용하면 상대적으로 적은 메모리 추가 부담으로 기존 기법보다 평균적으로 48% 적은 전력 소모를 보임을 입증하였다.
