Recently, the signal bandwidth of digital system for high performance has been increased up to several Gbps and routing density in system board has been increased. Because of those reasons, system needs multi-layer package and PCB.
Furthermore, as the clock frequency and power consumption of high speed digital system increase, large amount of simultaneous switching noise (SSN) are generated. The generated SSN causes performance degradation, timing delay, skew and EMI. Also, SSN is coupled to signal line routed in multi-layer package and PCB and makes noise margin of signal decrease. This paper thoroughly investigated noise coupling mechanisms to signal from power/ground SSN and verified through modeling and measurement for manufactured 6-layer test PCB. Moreover, this paper suggests proper line position as an alternative solution to reduce SSN coupling to signal.
현재 초고속 디지털 시스템의 clock frequency와 current 소모량이 증가 함에 따라, Simultaneous Switching Noise (SSN)에 대한 현상이 중요해지고 있다. 이 SSN은 전원의 공급지인 Power Supply와 Current 소모의 주체인 gate 사이에 존재하는 기생 인덕턴스 성분에 의해 발생한다. 즉, SSN voltage V=Ldt/di 로 표현할 수 있다. 이와 같은 SSN의 발생은 시스템의 성능을 크게 저하시킨다. 그 중 SSN의 신호선으로의 coupling은 보드로 전송되는 신호에 distortion을 일으키게 되는데, 본 논문에서는 이 distortion에 대한 현상을 모델링을 통하여 분석해 보았다.
모델링을 위해 Balanced TLM이 사용 되고, μ-strip line, strip line 그리고 via에 대한 모델이 주어진다. 이 4가지의 모델들을 서로 연동하여 6층 board를 모델링 할 수 있다.
제안한 모델의 확인을 위해 4가지 패턴을 가지고 있는 Test PCB가 제작 되었다. Ground Referenced μ-strip line, Ground Referenced Strip line, Power Referenced Strip Line, 그리고 Power Referenced μ -strip line에 대한 패턴들이 Test PCB에 들어간다. 또한 Test PCB에는 SSN을 만들기 위해 Clock Driver Chip이 사용된다. 이 Chip의 동작으로 얻은 SSN 은 600 mV의 Peak-to-Peak 잡음을 가지고 있다. 제작된 Test PCB와 제안한 모델이 잘 맞는다는 것을 확인할 수 있었고, 또한 측정 결과 Power Plane을 Reference로 하고 있는 신호선들이 많은 Distortion을 일으키게 된다는 것을 알 수 있었다. 이에 대한 메커니즘으로써 두 가지가 설명된다.
첫 번째 메커니즘은 Strip Line으로 coupling 되는 SSN이다. 즉, Plane과 Strip Line 사이에 존재하는 capacitance를 통해 SSN이 coupling 되는 현상이다. 두 번째 메커니즘은 신호선의 Reference를 Change하는 Via에서coupling 되는 SSN 이다. 두 째 메커니즘에 의한 SSN이 신호선으로 coupling 되는 SSN 의 대부분을 차지하게 된다. 즉, Power Plane을 Reference로 하는 신호선의 경우, 반드시 Via를 통한 Reference Change를 가지게 되는데, 이 경우 많은 양의SSN coupling을 일으키게 된다.
더 나아가서, 본 논문에서는 이와 같은 신호선으로의 SSN coupling을 줄이기 위해, 신호선의 적절한 배치가 coupling을 줄일 수 있다는 것을 제안하고 있다. 즉, Dominant한 SSN 의 성분을 찾아내어, 그 성분이 가지는 DUT의 각 위치에서의 impedance를 관찰하고, 가장 낮은 impedance를 가진 위치에 신호선을 배치하게 될 경우 Noise coupling을 줄 일 수 있다.
