This paper addresses a small, low-power turbo decoder that is programmable so that it can be easily adapted to multiple standards employing turbo codes. We propose hybrid architecture of hardware and software, which has the small size, low power, and high performance of hard-ware implementation, together with flexibility and programmability of software. It mainly con-sists of a configurable hardware SISO decoder and a 16-bit SIMD processor, which is equipped with five processing elements and special instructions customized for interleaving in order to pro-vide interleaved data at the speed of the hardware SISO.
In addition, a fast and flexible incremental block interleaving algorithm running on a parallel processor is proposed. The interleaver generation is split into two parts, preprocessing and on-the-fly generation. The splitting effectively hides timing overhead of interleaver changing. We present detailed descriptions of the interleaving algorithm applied to the W-CDMA and cdma2000 standard turbo codes. The decoder is also capable of Viterbi decoding so as to reduce the cost in applications that use both turbo and convolutional codes.
We have implemented the decoder in a 0.25㎛ CMOS technology with five metal layers. It occupies a core area of 8.90㎟ operates at 135MHz, and decodes 5.48Mbit/s bit stream with six feedback iterations. It can decode both of cdma2000 and W-CDMA bit streams.
본 논문에서는 여러 가지 표준의 터보 코드를 지원하도록 프로그램할 수 있고, 크기도 작으며, 전력 소모가 적은 터보 디코더를 제안한다. 이 터보 디코더는 작은 면적과 저전력 소모, 그리고 고성능이라는 하드웨어의 장점과 함께 프로그램이 가능하고 쉽게 바꿀 수 있는 소프트웨어의 장점을 모두 지니는 하드웨어-소프트웨어 복합 구조로 설계하였다. 이 디코더는 주로 하드웨어 SISO (soft-input-soft-output) 디코더와 16 비트 SIMD (single-instruction-multiple-data) 프로세서의 두 개의 큰 블록으로 이루어지는데, 이 SIMD 프로세서는 하드웨어 SISO 디코더에 하드웨어와 같은 빠른 속도로 인터리빙된 데이터를 공급할 수 있도록 병렬적으로 동작하는 5개의 프로세싱 요소와 터보 인터리빙에 특화된 특수 명령어들을 갖추고 있다.
또한 본 논문에서는 병렬 프로세서에서 수행될 빠르면서도 유연하게 바꿀 수 있는 블록 인터리빙 알고리즘을 제안한다. 이 알고리즘은 인터리빙된 주소를 생성해 내는 과정을 선처리 과정과 실시간 생성의 두 개의 부분으로 나눈다. 이렇게 분리함으로써 여러 표준들 사이에, 그리고 한 표준 자체 내에서 인터리버의 구조를 바꾸어야 할 때 소요되는 시간적 손실을 실질적으로 없앨 수 있다. 본 논문에서는 그 실질적인 예로서 W-CDMA와 cdma2000 표준의 터보 코드에 적용한 알고리즘을 상세히 기술하였다. 그리고, 대부분의 무선통신 표준에서 터보 코드와 함께 컨볼루셔널 코드를 사용하기 때문에 둘 모두를 한 디코더에서 디코드하여 비용을 절감할 수 있도록 Viterbi 디코딩 기능 또한 수행할 수 있게 설계하였다.
제안한 방식을 이용하여 cdma2000과 W-CDMA의 두 가지 3세대 이동통신 표준의 터보 코드를 모두 디코드할 수 있는 디코더 칩을 0.25㎛ CMOS 공정에서 제작하였다. 코어의 면적은 8.90㎟ 였고, 135MHz까지 동작하였으며, 터보 디코딩의 피드백 반복 횟수를 6회로 설정하였을 때 표준에서 요구하는 2Mbit/s를 충분히 만족시킬 수 있는 5.48Mbit/s의 속도로 디코딩을 수행할 수 있다.
