Wireless communications have progressed remarkably in the last decade. The popularization of cellular phones has driven much of the research activity. CMOS technology provides such advantages as low cost, high-level integration, and easy access over other technologies. Above all, using the CMOS technology it becomes possible to integrate RF circuits, analog circuits, and digital baseband circuits in a single chip, which makes an ultimate one-chip system (or system on a chip). Although many evolutions towards a CMOS RF technology have been developed at many research fields, CMOS RF technology is still infancy.
This dissertation focuses on the on-chip inductor modeling and RF circuit techniques for low-power CMOS RF system-on-chip (or single-chip radio). It can be categorized in two parts. One is about on-chip inductor technology and the other is about CMOS RF circuit design methodologies.
First of all, a simple wide-band on-chip inductor model that contains a parallel combination of resistance and capacitance in the substrate to model lateral substrate coupling is proposed. The proposed model shows excellent agreement with measured data over the entire frequency range of interest. The proposed model can be easily implemented in SPICE-compatible simulators to improve accuracy in circuit simulation. The inductor with an underlying deep nWell is also characterized, and its resultant performance is the excellent. To reduce silicon area, on-chip helical inductor, which the turn is expanded vertically, is characterized.
We describe the design methodology for a low power and low phase-noise CMOS voltage-controlled oscillator (VCO). Tank inductor design guide to achieve low phase-noise and low power consumption is presented. Our design strategy is that increasing the inductance, decreasing the active device width, and increasing the bias current which are imposed to design constraints. A 2.4-GHz fully integrated LC VCO was designed using our optimization technique and implemented as a design example. A tuning range of 4.6% was achieved with the accumulation-mode MOS varactor tuning. The measured phase-noise was -117.94 dBc/Hz at 1 MHz offset, and the designed VCO dissipates only 1.3 ㎽ from a 1.8-V supply voltage. To reduce the phase-noise further, we used a filtering technique, and a noise filter was implemented with helical inductor to reduce silicon area. The resultant phase-noise of 2.5 GHz VCO is ?19.2 dBc/Hz at 1-MHz offset from 1.5 ㎽ power dissipation. Comparing with the other reported 2 ~ 3 GHz VCOs, this VCO has superior figure-of-merit related to phase-noise and power consumption.
In the latter part of this dissertation, a design methodology of CMOS LNA for low noise figure is described. Fist of all, we analyze the effects of the substrate parasitics on the noise performance of the LNA. The noise figure degrades significantly when the substrate resistance has near the reactance of the oxide capacitance. Therefore, we conclude that substrate shield should be used. Using the shield based passive devices and interconnects, a 13-GHz CMOS LNA was implemented in a 0.18-mm 6-metal CMOS process. Considerably low NF of 4.67 dB and high IIP3 of +8.5 dBm have been obtained.
무선 통신은 최근 10년간에 괄목할만한 성장을 하여왔다. 휴대폰의 대중화로 관련 연구가 더욱 활발해지고 있다. CMOS 기술은 저가격, 고집적도의 장점이 있고, 또한 다른 무엇보다도 공정 이용도가 쉬운 장점이 있다. 그리고 CMOS 기술을 이용하면, RF 회로, 아날로그 회로, 디지털 기저대역 회로를 하나의 칩에 집적할 수 있어서 궁극적인 단일칩 시스템을 구현할 수 있다. 여러 세부 연구 분야에서 CMOS RF 기술의 많은 발전이 이루어지고 있음에도 불구하고, CMOS RF 기술은 여전히 미흡하다.
본 논문은 집적 인덕터 모델링과 저전력 CMOS RF 시스템-온-칩을 위한 RF 회로 기술에 초점을 맞추었다. 크게 두 부분으로 나뉘는데, 하나는 집적 인덕터 기술이고 나머지 하나는 CMOS RF 회로 설계 방법론에 대한 것이다.
첫번째 부분에서는, 새로 개발한 간단하면서 넓은 주파수 영역에서 정확한 집적 인덕터의 모델을 기술하였다. 제안한 모델에는 기판의 측면방향 신호 커플링을 고려하기 위해 병렬로 연결된 저항과 커패시터를 도입되어 있다. 제안한 모델은 모든 주파수 영역에서 측정값과 정확하게 일치하였다. 또한, 회로 SPICE-호환 시뮬레이터에 쉽게 접목이 되기 때문에 회로 시뮬레이션의 정확도를 높이는데 크게 기여할 것으로 기대된다. 깊은 nWell 위에 구현된 인덕터에 대해서도 측정을 통해 특성을 알아보았고, 뛰어난 성능을 보였다. 적은 면적을 차지하는 수직 방향 나선형 인덕터의 특성도 알아보았다.
저전력, 저 위상잡음의 CMOS 전압제어 발진기(VCO)의 설계 방법을 개발하였다. 제안된 설계 전략은 설계 조건을 만족하는 한도 내에서 인덕턴스를 증가시키고 능동소자의 폭을 감소시키고 바이어스 전류를 증가시키는 것이다. 제안한 최적설계 방법을 이용하여 2.4GHz 완전 집적된 LC VCO를 설계, 제작하였다. 축적-모드 MOS 바락터 튜닝으로 4.6%의 주파수 튜닝을 얻었다. 1.8 V 전원에서 1.3 ㎽를 소모하였을 때 위상잡음은 -117.94 dBc/Hz@1MHz 였다. 위상잡음을 더 줄이기 위해 여과기술을 적용하였다. 수직방향 나선형 인덕터를 이용함으로써 면적증가를 줄일 수 있었다. 2.5GHz VCO의 위상잡음은 -119.2 dBc/Hz@1MHz 였고 전력소모는 1.5 ㎽ 였다. 발표된 다른 VCO와 비교하였을 때 가장 우수한 성능지수(figure-of-merit)를 보였다.
본 논문의 마지막 부분에서는 CMOS 저잡음 증폭기(LNA)의 설계 방법이 기술되어 있다. 먼저 기판 기생성분이 LNA의 잡음특성에 미치는 영향을 분석하였다. 기판저항이 산화물(oxide) 커패시턴스와 거의 같을 경우에 잡음지수(noise figure)가 가장 심각하게 나빠졌다. 따라서, 기판 실드를 반드시 사용해야 한다. 실드 기반의 수동 소자와 접속선을 사용하여 13-GHz CMOS 저잡음 증폭기를 0.18-mm 6층 금속의 CMOS 공정을 사용하여 구현하였다. 4.67 dB의 비교적 작은 잡음지수와 +8.5 dBm의 높은 IIP3를 얻었다.
