A 5.2GHz mixed-class (AB+C) CMOS power amplifier for improving efficiency at low output power region is proposed. This configuration doesn’t need any additional switches or bias control circuits for efficiency enhancement. The advantage of this configuration is only by using class C configuration and matching network. The demonstration chip is designed and simulated using Samsung 0.18um CMOS process. From simulation results using HPADS, it has been demonstrated that efficiency would be improved about 3 times at low output power region compared with conventional class AB configuration.
Power amplifiers don’t transmit maximum power at all times. So it is important that efficiency in the frequent transmitted region has to be increased. So in this thesis, by improving efficiency at low output power region, we propose to enhance the average efficiency.
본 논문에서는 낮은 출력전력 영역에서의 효율을 높임으로써 전체적인 평균효율을 증가시키는 혼합급 CMOS 전력증폭기를 제안하고 설계하였다. 기존의 연구에서는 이러한 역할을 수행하기 위하여 스위치나 기타 바이어스를 조절하는 부가적인 회로가 필요했으나 본 연구에서는 문턱전압보다 낮은 영역에 바이어스를 잡아주는 클래스 C 증폭기와 매칭회로를 적절히 사용함으로써 부가적인 요소들 없이 입력신호에 따라 자동적으로 온/오프 되는 구조로 설계하였다.
제안된 구조의 성능을 평가하기 위해 삼성 0.18um 공정을 통해 시뮬레이션을 진행하였고 그 결과 0~5 dBm 영역에서 일반적인 클래스 AB 증폭기에 비해 약 3배 정도의 효율 증가가 있었다. 5.2 GHz에서 사용하는 OFDM과 같은 변복조 방식이 낮은 영역에서 빈번한 전력전송이 있다고 했을 때 이 영역에서 효율의 3배 증가는 평균효율로 볼 때는 상당히 의미있는 결과라 할 수 있다.
목표로 설정한 16 dBm에는 0.8 dBm 모자라는 15.2 dBm으로 나왔는데 이는 매칭회로에서의 로스에 의한 영향이라고 볼 수 있다. High power stage가 온되냐 오프되냐에 따라 바뀌는 임피던스로 인해 두 가지 경우에 대한 정확한 매칭이 어렵게 된다. 따라서 두 가지 경우의 옵티멈 임피던스 포인트를 찾게 되었고 따라서 이 매칭회로에 의해 약간의 손실이 발생하게 되는 것이다. 이 문제는 좀 더 다른 방식으로 매칭을 하거나 옵티마이즈를 수행할 경우 스펙을 만족시키는 전력증폭기를 설계할 수 있으리라 생각한다.
