In this thesis, we address four architecture synthesis and optimization problems that are highly important in system-on-chip (SoC) design: (1) an optimal architecture synthesis of arithmetic circuit using carry-save-adders, (2) layout-aware architecutre synthesis of arithmetic circuits, (3) layout-driven resource sharing in data path synthesis, and (4) code placement with selective cache activity minimization for embedded real-time system design.
본 논문에서 우리는 시스템 온 칩 설계에서 상당히 중요한 다음의 4가지 문제에 대한 연구를 수행하였다. 이러한 문제들은, (1) carry-save-adder를 이용하여 연산 회로를 최적으로 합성하는 문제, (2) 연산 회로를 최종 배선을 고려하여 합성하는 문제, (3) 데이터 경로 합성에 있어 최종 배선에 의존하는 자원 공유 문제, 그리고 (4) 실시간 내장형 회로에 있어 캐쉬 변화를 선택적으로 최소화 하며 코드를 배치하는 문제이다.
