In this thesis, we propose a simulation infrastructure for heterogeneous simulation, called DEVS BUS. The DEVS BUS framework consists of a model layer, a DEVS BUS layer, and a transport layer. The model layer includes simulation models developed in different simulation languages/environments. Each model is best suited for describing an aspect of a multifacetted system, and a combination of such models are used for describing the composite behavior of the multifacetted system. The DEVS BUS layer provides a simulation infrastructure on which each model can communicate with each other while synchronizing simulation times and passing messages between them during a simulation. The DEVS BUS is a software bus, and its protocol is based on the DEVS formalism. Each model in a heterogeneous simulation requires to obey the DEVS BUS protocol. For non DEVS-compliant models, their simulation protocol may be different than the DEVS BUS protocol, thus resulting in a simulation protocol mismatch. Protocol conversion is to resolve the protocol mismatch by interposing a protocol converter between a non DEVS-compliant model and the DEVS BUS. Protocol converters are developed based on the delayed execution of local events at node models. We also propose an algebraic approach to the formal protocol conversion from the circuit-theoretic view point. A protocol converter is algebraically constructed from a sender protocol, a receiver protocol, and a message transfer constraint. With a protocol converter, a non DEVS-compliant model is converted into a DEVS-compliant one, and can be connected to the DEVS BUS while communicating with other models in a heterogeneous simulation. The transport layer is used for exchanging DEVS BUS protocol messages among node models and a DEVS BUS controller. Any communication means such as shared memory, TCP/IP, or HLA/RTI can be used as the transport layer. This thesis uses a shared memory interface on a single PC and the HLA/RTI on a network of PCs. The shared memory version is used for performance evaluation of the DEVS BUS protocol while the HLA/RTI version enables a modeler to integrate different simulation models on a distributed computing environment.
There are two performance overheads in the DEVS BUS framework. One is the global time synchronization among the simulation times of node models. All the time advance requests are granted by the DEVS BUS controller, and the time synchronization overhead is approximately 20% ~ 25%. The other is the message passing overhead. Node models send their messages to the DEVS BUS controller, which forwards them to their destination nodes. The message passing overhead is related to the number of data links. The execution time of a simulation is linearly dependent to the number of effective data links, and non-linearly dependent to the number of nominal data links.
As an example of heterogeneous simulation, we build a layered TCP simulation model in which three different simulation models including NS, DEVSim++, and C++SIM models are interoperable. For the TCP simulation, the overall performance overhead is 25% ~ 26%, which implies no significant performance degradation.
The DEVS BUS framework has some good features. It has a simple protocol for time synchronization and message passing. All the communication between node models are performed indirectly via the DEVS BUS controller, which results in a low implementation cost for a node protocol converter. As we could see in the TCP simulation, the overall performance degradation due to the DEVS BUS protocol is not significant. We believe that the DEVS BUS framework is a feasible approach to heterogeneous simulation.
이 논문에서는 이 기종 시뮬레이션을 위한 하부구조인 DEVS BUS를 제안한다. DEVS BUS는 모델 계층, DEVS BUS 계층, 전송 계층으로 이루어진다. 모델 계층은 서로 다른 모델링 언어와 환경을 가진 모델들로 이루어진다. 각 모델은 복잡한 시스템의 한 측면씩을 나타내는데 가장 적합한 것이고 여러개의 서로 다른 모델로 구성된 전체 모델은 다측면 시스템의 특성을 종합적으로 표현할 수 있다. DEVS BUS 계층은 DEVS BUS라는 시뮬레이션 하부구조를 제공하여 서로 다른 모델들이 DEVS BUS 위에서 서로 시간과 데이터를 주고 받으며 시뮬레이션을 수행할 수 있도록 한다. DEVS BUS는 일종의 소프트웨어 버스로 DEVS 형식론에 의거한 통신규약을 가진다. 모델 계층의 각 모델이 DEVS BUS를 통해 다른 모델과 통신을 하려면 DEVS BUS 통신규약을 따라야 한다. 그러나, 보통의 모델은 자신의 통신규약을 가지고 있으므로 DEVS BUS 통신규약으로의 변환이 필요하다. 통신규약 변환기는 다른 모델들과의 시간동기를 위해서 자신의 실행을 지연시키는 방법으로 만들어진다. 또한, 시스템 방법론에 의거한 통신규약 변환도 제안한다. 각 모델은 통신규약 변환기를 통해서 DEVS BUS 통신규약을 따르게 되고 DEVS BUS에 연결되어서 다른 모델들과 통신을 하면서 시뮬레이션을 수행할 수 있다. 전송 계층은 DEVS BUS 통신규약에 사용된 메시지를 각 모델에게 전달하는 역할을 수행한다. 전송 계층에 대한 특별한 제약이 없으므로 공유메모리, TCP/IP, HLA/RTI 등의 여러가지 방법이 사용될 수 있다. 이 논문에서는 공유메모리와 HLA/RTI 가 전송계층으로 사용된다.
제안된 DEVS BUS 방법을 공유메모리와 HLA/RTI 위에서 각각 구현을 하였다. 공유메모리를 이용한 DEVS BUS 방법은 한 컴퓨터에서 수행되며 DEVS BUS 방법의 성능 분석을 위해 사용된다. HLA/RTI를 이용한 구현은 DEVS BUS 방법을 네트웍 환경에서 사용하는것이 가능하도록 한다.
DEVS BUS 방법은 두가지의 성능 저하 요소를 가진다. 첫번째는 시간 동기에 의한 성능 저하로 대략 20% ~ 25% 정도의 성능 저하가 발생한다. 두번째는 메시지 전달에 의한 성능 저하로 모델간의 데이터 전송 방법에 따라 차이가 발생한다. 모델간의 명목적인 데이터 전달 횟수는 비선형적으로 증가하는 성능저하를 만들고 모델간의 실질적인 데이터 전달 횟수는 선형적으로 증가하는 성능저하를 만든다.
유용한 이 기종 시뮬레이션의 응용으로 계층적인 TCP 시뮬레이션이 개발된다. 여기에는 세가지 형태의 다른 모델이 서로 통신하며 시뮬레이션이 진행된다. 실험결과에 따르면 계층적인 TCP 시뮬레이션의 경우 전체 성능저하가 25% ~26% 정도 발생한다. 이것은 DEVS BUS 방법을 이용한 이 기종 시뮬레이션이 큰 성능저하를 발생시키지는 않는다는 것을 의미한다.
DEVS BUS 방법은 여러가지 장점을 가진다. 먼저 통신규약이 간단하여 쉽게 이해 및 구현할 수 있다. 또한 노드 모델간의 통신이 직접 이루어지지 않고 중앙의 제어기를 통하게 되는데, 이것은 각 노드 모델이 중앙의 제어기하고만 통신하면 되므로 노드 통신규약 변환기를 쉽게 구현할 수 있는 장점이 된다. TCP 시뮬레이션을 통해서도 알 수 있듯이 DEVS BUS 방법의 전체 성능저하는 그리 크지 않다. 이것은 DEVS BUS를 이용한 방법이 단일 컴퓨터상에서 이 기종 시뮬레이션을 수행하는 경우에 유용한 방법이 될 수 있음을 나타낸다.
