서지주요정보
Tiling-based polygon rasterizer with dynamic stamp positioning = 동적인 스탬프 위치를 이용한 타일기반 폴리곤 래스터라이저
서명 / 저자 Tiling-based polygon rasterizer with dynamic stamp positioning = 동적인 스탬프 위치를 이용한 타일기반 폴리곤 래스터라이저 / Kang-Hyup Chun.
발행사항 [대전 : 한국과학기술원, 2003].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8014086

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 03001

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

The demand on the 3D graphics is rapidly increasing. Game and virtual reality require more 3D graphics performance, so 3D graphics is becoming one of important technologies these days. For the last 10 years, we have achieved so much improvement but we still have a long way to go. Nowadays we talk about the photorealism. Many researches have been done on this subject. More bits on fragment parameters, more textures, and putting pixel shader and vertex shader for more programmability are popular approaches to photorealistic scenes. At the same time object models are getting smaller to describe models in detail. Tiling-based edge function traversal is a popular algorithm used in rendering. But, it has some overhead in traversing polygons, like visiting non-productive pixels, which does not have any valid pixel. It spends significant rendering time when processing small polygons. As polygons are getting smaller for photorealistic scenes, the system requires faster rasterizer which can process small polygons. In this paper, we proposed the dynamic positioning polygon rasterizer which can improve the throughput in rendering polygons, especially pixel-sized polygons. In existing tiling based edge function polygon rasterizer, a stamp, which is used to find valid pixels in a polygon, is aligned to the tile boundary. And stamps only can move to the fixed stamp positions. So, a polygon covering multiple stamp positions can be rendered by visiting all stamp positions. The rendering time is in proportion to the number of tiles touched by a polygon. If a polygon is smaller enough to be covered by a stamp, the rendering time can be reduced by stamping that polygon directly without visiting all covered stamp positions. In the proposed architecture, a stamp can be positioned on the arbitrary positions. So a polygon which is fit into one dynamic stamp can be rendered in one clock. In this paper, we proposed proper hardware architecture with this scheme. And we calculated the required hardware cost to implement this architecture. Then, we simulated various rasterizers with different stamp sizes and different dynamic stamp sizes on models of various detail level. Simulations show that in rendering big polygons, there are not many polygons which can be covered by a stamp, so the rendering time is almost same as the one without the dynamic stamp positioning. But, a rasterizer with the dynamic stamp positioning can reduce about 30% of rendering time with a model in detail. The hardware resources required are some adders to calculate edge function values at the additional sampling points and modified Fragment Generator. From simulation results, we can see that the hardware cost and rendering time products are lower in the dynamic stamp positioning traversal hardware than the one without the dynamic stamp positioning.

게임이나 가상현실, 그리고 실사영화와 같은 분야에서 삼차원 그래픽스 기술에 대한 필요성은 점점 증가하고 있다. 삼차원 그래픽스 기술을 실시간으로 구현하기 위한 하드웨어 분야는 이제 중요한 분야로 자리매김을 하고 있다. 지난 10여년동안 삼차원 그래픽스의 하드웨어 가속은 엄청난 발전을 해오고 있으며, 이제는 포토리얼리즘의 실시간 구현을 목표로 많은 연구가 행해지고 있다. 컬러값들에 더 많은 비트수를 할당하여 더 정밀한 색 구현을 하기도 하고, 정밀한 모델 데이터를 이용함으로써 더 세세한 표현을 가능하게 하고 있다. 메모리 억세스에서의 효율성, 래스터라이저에서의 패러랠리즘등을 충분히 활용하기 위하여 타일 기반의 폴리곤 래스터라이저가 많이 사용되고 있다. 이 방법은 각 포인트에서의 에지 펑션 값의 부호를 이용하여 그 포인트가 폴리곤 안에 있는지 밖에 있는지를 판별하게 된다. 패러랠리즘을 활용하기 위하여 여러 포인트를 동시에 샘플링하는 스탬핑이 이용되고, 타일의 장점을 살리기 위하여 스탬프의 위치는 타일에 정렬된 고정된 위치들을 가지게 된다. 이와 같이 고정된 스탬프 위치로 인하여, 작은 폴리곤을 렌더링하는 경우에도 여러 스탬프 위치를 각각 확인해야하는 오버헤드가 존재하게 된다. 이는 폴리곤이 작아질수록 전체 씬의 렌더링 시간 중에서 차지하는 부분이 점점 크게 된다. 폴리곤이 작아짐에 따라 이러한 불필요한 포인트 샘플링을 줄이는 것이 중요하게 된다. 이 논문에서는 이와같은 오버헤드를 줄이기 위하여, 스탬프보다 작은 폴리곤에 대하여 기존의 타일에 정렬된 스탬프 위치가 아닌 해당 폴리곤의 위치에 맞는 동적 스탬프를 적용하는 방법을 제안하고 있다. 그리고 기존 스탬프를 위한 하드웨어에 에지펑션 샘플링 포인트를 추가함으로써 동적인 스탬프의 크기를 쉽게 확장할 수 있음을 보이고, 확장된 동적 스탬프의 크기로 인한 효과를 시물레이션을 통하여 보였다. 제안하는 방식에 의해 시물레이션된 래스터라이저는 기존 래스터라이저를 크게 바꾸지 않으면서도, 작은 폴리곤들에 대하여 향상된 렌더링 성능을 보여주고 있다. 정밀한 모델에 대하여 약 10 % 정도의 렌더링 시간 절약을 보이고 있으며, 테셀레이션의 과정을 통하여 정밀하게 다듬어진 모델에 대해서는 최대 39%까지 렌더링 시간을 절약할 수 있음을 보여주고 있다.

서지기타정보

서지기타정보
청구기호 {MEE 03001
형태사항 vi, 59, [4] p. : 삽화 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 천강협
지도교수의 영문표기 : Lee-Sup Kim
지도교수의 한글표기 : 김이섭
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Includes reference
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서