서지주요정보
(A) design of bus activity monitoring logic for SOC prototyping system = 시스템칩 프로토타이핑 시스템을 위한 버스 모니터링 로직의 설계
서명 / 저자 (A) design of bus activity monitoring logic for SOC prototyping system = 시스템칩 프로토타이핑 시스템을 위한 버스 모니터링 로직의 설계 / Sang-Heon Lee.
저자명 Lee, Sang-Heon ; 이상헌
발행사항 [대전 : 한국과학기술원, 2003].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8014152

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 03067

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

리뷰정보

초록정보

In functional prototyping, which is need for verifying the functional correctness of complex System-on-a-Chip(SOC), debugging is sometimes difficult due to the lack of probing port and internal logic analyzer for observing and correcting the internal signals. To overcome this limitation, a monitoring logic dedicated to the bus architecture is imbedded in the prototyping system to provide a well-defined and compacted information of the bus activity to system designers. Although there are several works on SOC bus monitoring logic, they are IP-dependent or simulation-targeted, and, therefore, is not generally applicable for the prototyping of a bus-based SOC. In this thesis a monitoring logic which is appropriate to prototyping system and independent of the components of SOC is designed. AMBA AHB is chosen as bus architecture. The monitoring logic designed in this thesis stores the information of the bus activity in three words(12 bytes) for each transaction. The data includes master, slave, start address, read/write, burst length, transfer size, ending condition, time spent in waiting grant, time stamp. The data captured is transferred to the host system via PCI interface at real-time. Experimental result shows how bus arbitration scheme affects the characteristic of operation of the system.

공정이 발전함에 따라 칩의 집적도가 커지고 디자인이 커지게 되었다. System-On-Chip의 경우 각 IP블록은 simulation으로 test가 가능하지만, SOC전체를 test하기엔 simulation으로는 시간이 너무 많이 걸려 verification에 어려움이 커지게 되었다. 이외에도 하드웨어 테스트가 가지는 몇 가지 장점들 때문에 prototyping을 통한 verification을 많이 하게 된다. prototyping에는 단점도 있는데, 그 중의 하나가 probing port가 부족하고, 새로운 신호를 보기 위해서는 합성과정을 다시 거쳐야 하기 때문에 시간이 많이 걸리게 되는 점이다. 또한 logic analyzer를 통한 파형분석으로는 전체 시스템의 동작 특성을 분석하기 어렵다는 점이다. 이를 보완하기 위해서, SOC design에 사용된 bus architecture에 dedicate된 monitoring logic을 추가함으로써 prototyping을 통한 verification 과정에 발생하는 bus activity를 잘 정리되고 압축된 형태의 data로 얻을 수 있다면, system designer가 system을 분석하는데 큰 도움이 될 것이다. 본 논문에서는 현재 embedded processor 시장의 major provider인 ARM에서 지원하는 AMBA AHB를 monitoring 하는 logic을 구현하였다. 이 monitoring logic은 AMBA AHB에서 일어나는 data transfer들을 transaction단위로 분석하여 3 word( 1 word는 4 byte)의 information단위로 저장하였다가 PCI를 통해서 host system으로 전송한다. 여기에는 AMBA AHB의 transaction에서 유용한 거의 모든 정보를 포함 하는데 구체적으로 master, slave, start address, r/w, burst length, transfer size, ending status, time spent in waiting grant, time stamp등이 있다. 이러한 data를 이용하면 post analysis를 통해서 system designer가 필요로 하는 여러 가지 statistics를 얻을 있다. 실험에서는 실제 monitoring 정보를 바탕으로 arbitration scheme을 조절하여 시스템의 동작 특성을 필요에 따라 변화 시킬 수 있음을 보였다.

서지기타정보

서지기타정보
청구기호 {MEE 03067
형태사항 iv, 58 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이상헌
지도교수의 영문표기 : Chong-Min Kyung
지도교수의 한글표기 : 경종민
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Reference : p. 53-54
주제 monitor
SOC
AMBA AHB
버스 모니터
시스템칩
QR CODE qr code