In this thesis, the high performance memory architectures for specific applications, especially 3D graphics and network were investigated and some of them were implemented.
In the sphere of 3D graphics, large memory bandwidth is required to process real-time high-quality image. And embedded memory architecture is a good approach for high bandwidth and low power operations. The embedded memory architectures for 3D graphic engine are designed and implemented using 0.16um DRAM technology as a part of the RamP-IV processor which is designed for the mobile applications. For the rendering engine in the chip, three kinds of memory were integrated, which are frame buffer, Z-buffer and texture memory. Each of them are optimized for the rendering engine to have maximum performance by supplying one-clock operation, variable clock operation and partial activation scheme.
In the network application, quick-search of the lookup table is one of the important issue. In the previous work, trie search with embedded memory is used. However this method requires many clock cycle to search the desired data. To perform the operation with one-cycle, Content Addressable Memory (CAM) is preferred in search engine. But conventional CAM cell consumes large area and enormous power. To solve these problems, a new CAM cell and match line architecture were proposed and simulated using 0.35um CMOS logic technology. The proposed cell is able to store ternary value with small increase of area. Using the cell, the length of the match line is reduced to half size compared to conventional cell architecture, which means that search is faster than that of conventional architecture.
DRAM 및 SRAM 등의 off-chip memory의 성능은 날로 발전하고 있지만 기본적인 설계 방향이 일반적인 시스템에 널리 쓰일 수 있도록 하는 것이기 때문에 특정 어플리케이션에 따라서는 성능을 저해하는 요소가 되기도 한다. 이에 본 연구에서는 특정 어플리케이션에 적합한 메모리 아키텍쳐를 제안하고 구현하였다. 본 연구에서 다루는 어플리케이션은 3차원 그래픽과 네트워크 어플리케이션으로 이들은 큰 메모리 전송량을 요구하거나 특별한 기능을 필요로하는 특징이 있다.
3차원 그래픽 렌더링 엔진을 위한 메모리는 화면에 표시될 픽셀 정보를 저장하는 frame-buffer와 각 픽셀의 3차원상에서의 depth 정보를 저장하는 Z-buffer, 그리고 texture memory로 렌더링 엔진의 동작에 맞추어 한 클럭에 read-modify-write 동작을 수행하고 최고 20ns의 tRC를 가지는 것이 특징이다. 그래픽 엔진은 PDA 또는 휴대폰 등의 휴대용 기기에 쓰일 수 있도록 저전력으로 동작하며 256*256픽셀의 해상도를 지원하도록 되어 있는데 메모리는 이를 위해 768kb의 frame buffer와 512kb의 depth buffer, 6Mb의 texture memory의 용량을 가지고 있고 double frame을 지원하기 위해 각각 4개씩 총 29Mb이 장착되어 있다.
네트웍 어플리케이션에서는 packet classification과 traffic management, 그리고 switch 동작을 위해 각각의 특성에 부합하는 메모리가 필요한데 본 논문에서는 packet classification에 많이 이용되는 content addressable memory (CAM)에 대해 연구했다. 기존의 CAM은 binary data만을 저장할 수 있었던 것에 비해 본 연구에서는 don`t care data의 저장까지 가능한 ternary CAM의 새로운 구조를 제안하여 기존의 CAM에 비해 적은 면적과 빠른 속도를 가지는 것을 특징으로 하고 있다.
