Nowadays, the data rate in digital board system has entered in over Gb/s and the enormously growing signal density has become a significant issue in the design of high-speed digital board system. Because of those reasons, the BGA type board-to-board connectors have been adopted successfully for high speed and high density.
However, the reflection resulted from the inductance of the connector’s pin introduces the unacceptable Gb/s eye pattern. In this paper, 1Gb/s, 2Gb/s and 3Gb/s enhanced eye patterns of BGA type board-to-board connector are presented by embedded capacitor compensation against the pin inductance, which has much better electrical performance than SMD capacitor because of less unwanted parasitics. Furthermore, the flow of the determination of the optimal compensation capacitance for a general inductive connector is suggested. The distorted eye patterns and enhanced eye patterns are fully verified in simulations and experiments quantitatively for timing error sensitivity, best sampling time, noise margin and zero-crossing jitter.
본 연구에서는 Gb/s 급 고속 보드 시스템의 단일 디지털 신호 전송에서 보드 연결 커넥터의 inductance로 인한 아이패턴의 왜곡 정도를 알아보고 최적화된 보상 capacitance를 가지도록 설계된 내장형 축전기를 이용하여 개선된 Gb/s급 아이 패턴을 시뮬레이션과 측정을 통해 증명했다.
서론 부분에서는 보드 연결 커넥터의 문제점과 내장형 축전기에 대해 알아보았다. 두 번째 단원에서는 이 연구에 쓰여진 보드 연결 커넥터의 inductance가 어느 정도 되는 지 알아보기 위해 S-parameter에 근거한 고주파 커넥터 모델링을 했다. 세 번째 단원에서는 주어진 커넥터의 inductance에 대해 보상 capacitance 의 최적 값을 찾는 방법을 제시하였고 SMD 타입과 내장 타입의 축전기는 이용해서 이를 구현하였다. 네 번째 단원에서는 시뮬레이션과 측정을 통해서 개선된 Gb/s급 아이 패턴을 보여주었고 BER 시뮬레이션을 통한 정량적인 분석과 개선된 이유를 토의 하였다. 마지막으로 inductive한 커넥터를 내장형capacitance로 보상한다는 본 연구의 아이디어를 SATAII에 적용시켜서 성공적인 결과를 얻었다.
본 연구의 결론을 한마디로 말하면, Gb/s 급의 고속 PCB의 디지털 신호 전송에서는 보드 연결 커넥터의 inductance를 무시 할 수 없으며, 최적화된 내장형 축전기로 보상해주면 개선되는 아이 패턴으로부터 기인되는 낮은 BER과 같이 보다 나은 signal integrity를 가질 수 있다는 것이다.
