In this dissertation, poly-Si TFT's for low leakage current and analog buffers for data drivers of poly-Si TFT-LCD’s have been proposed. For low leakage current, dual-gate poly-Si TFT's with intermediate lightly doped region (LDR) have been proposed. For analog buffers of integrated data driver, three analog buffers have been suggested - a push-pull analog buffer, a modified analog buffer, and a biased analog buffer.
Dual-gate poly-Si TFT's with intermediate lightly doped region have been developed for low leakage current. The main feature of dual-gate poly-Si TFT's is a lightly doped region instead of a highly doped region at the active layer between the two gates. The proposed dual-gate Poly-Si TFT with LDR has a simple fabrication process and achieves symmetric structure with immunity to the misalignment induced by the lithographic process. To achieve symmetric structure in dual-gate poly-Si TFT with LDR, the maximum alignment margin is a quarter of the channel length ($L_ch$/4).
We have demonstrated that the leakage current of the proposed poly-Si TFT is effectively reduced and becomes less dependent on $V_GS$ in high $V_DS$ region, since the LDR reduces the electric field near the drain while the ON current is slightly reduced due to the series resistance in the LDR. Moreover, the optimization of doping concentration of LDR has been proven to increase the ON/OFF current ratio. When the length of LDR is 2um and LDR implant dose is $2×10^13cm^{-2}$, the leakage current of dual-gate poly-Si TFT with LDR is reduced by about three orders of magnitude, compared to the single-gate poly-Si TFT, and the maximum ON/OFF current ratio is obtained.
We have proposed new push-pull analog buffers for integrated data driver circuit of large-area poly-Si TFT-LCD's. We have presented three new circuits for analog buffers. They are a push-pull analog buffer, a modified push-pull analog buffer, and a biased push-pull analog buffer with immunity to variations of poly-Si TFT characteristics.
A push-pull analog buffer is composed of a complementary source follower output stage, one threshold voltage holding capacitor, and three analog switches. It showed very good variation compensation characteristics. However, there is a connection problem between the proposed analog buffer and C-2C DAC, due to the charge redistribution between the capacitor of DAC and $C_VT$. To overcome this charge redistribution, a modified push-pull analog buffer was proposed. For application to the integrated digital data driver, a new scheme of connection between the C-2C DAC and the modified push-pull analog buffer was proposed and fabricated. The measurement results show the scheme of using DAC as $C_VT$ is a good approach, but the output error of C-2C and the modified push-pull analog buffer is still large and is not suitable for data drivers of TFT-LCD's. Finally, a biased push-pull analog buffer with enhanced variation-tolerant characteristics was presented. By simulation, this buffer has smaller output error than a modified analog buffer and can be applicable to data drivers of TFT-LCD's with high performance poly-Si TFT's.
다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터보다 전송자의 이동도가 약 10~100 배 가량 우수한 특성을 갖고 있어 구동회로를 액정표시기에 내장할 수 있는 장점이 있다. 그러나 다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 누설전류가 크다는 문제점을 가지고 있다. 액정 표시기에서 좋은 화질을 얻기 위해서는 픽셀 스위치의 누설전류가 작아야 한다.
누설전류를 억제하기 위해 중간에 저농도 도핑 영역을 갖는 이중 게이트 다결정 실리콘 박막 트랜지스터를 제안하였다. 제안한 다결정 실리콘 박막 트랜지스터는 기존의 이중 게이트 구조에서 이중 게이트 사이의 고농도로 도핑된 다결정 실리콘 대신에 저농도로 도핑된 다결정 실리콘 박막을 가지는 것이 특징이다. 추가적인 한번의 사진작업으로 간단히 제작할 수 있으며 사진작업에서 발생하는 정렬오차에도 둔감하다. 제안한 구조는 최대 정렬오차가 소자 채널길이의 4분의 1이하에서는 대징적인 구조를 얻을 수 있다. 제안한 구조의 누설전류는 기존의 단일 게이트 구조나 이중 게이트 구조보다 현저히 감소하였고 ON전류도 이중 게이트 사이에 존재하는 저농도 도핑 영역의 저항으로 인해 조금 감소하였다. 제안한 구조는 저농도 도핑 영역의 길이가 증가할수록 저농도 도핑 영역의 저항 증가로 ON 전류는 감소하였고 누설 전류는 별 영향이 없었다. 또, 저농도 도핑 영역의 dose가 증가할수록 저농도 도핑 영역의 저항률의 감소로 ON 전류는 증가하였고 드레인 공픽 영역에서 전장의 세기가 증가하여 누설전류는 증가하였다. 본 연구에서는 저농도 도핑 영역의 dose가 $2×10^13cm^{-2}$이고 저농도 도핑 영역의 길이가 2 μm일 때, 최대의 ON/OFF 전류비를 얻었고 대칭적인 구조로 인해 소오스와 드레인의 전극에 관계없이 대칭적인 전기적 특성을 보았다.
다결정 실리콘 박막 트랜지스터 액정 표시기에 전체 데이터 구동회로를 내장하기 위해 다결정 실리콘 박막 트랜지스터의 전기적 특성 변화에 둔감한 아날로그 버퍼를 제안하였다..
제안한 푸쉬-풀 아날로그 버퍼는 n채널 다결정 실리콘 박막 트랜지스터 및 p채널 다결정 실리콘 박막 트랜지스터와 정전용량 및 스위치로 이루어져 구조가 간단하며 소자 성능의 불균일에도 둔감하며 소모전력이 적은 것이 특징이다. 제작한 푸쉬-풀 아날로그 버퍼의 최대 출력 오차는 150mV로 액정 표시기에 응용하기는 힘들지만 소자의 성능이 향상된다는 더 좋은 결과를 얻을 수 있을 것이다. 제안한 푸쉬-풀 아날로그 버퍼와 C-2C 디지털-아날로그 변환기를 결합할 때, 정전용량 간에 발생하는 전하 재분배로 전기 신호의 손실이 발생한다. 이를 해결하기 위해C-2C 디지털-아날로그 변환기의 정전용량을 제안한 아날로그 버퍼의 문턱전압 저장용 정전용량으로 사용을 제안하였고 제작 결과로 확인하였다. 마지막으로 두개의 기준전압과 두개의 정전용량을 갖은 푸쉬-풀 아날로그 버퍼를 제안하였다. 이 아날로그 버퍼는 소자의 전기적 특성의 변화에 대한 시뮬레이션 결과, 향상된 보상 특성을 보였으며 소자의 특성이 보다 향상된다면 구동회로에 응용이 가능할 것이다.
