The huge number of transistors available in nowadays System-on-Chip (SoC) gives system designers both challenges and opportunities. The gap between silicon capacity and design productivity is still growing and threatening to slow down the growth of semiconductor industry. To reduce the gap, reusable building blocks (also known as Intellectual Property, or IP) would be extensively used so that more than 80% of a typical SoC design will be filled with IP's in 2009. Therefore, there is a need for a framework that helps system designers decide whether each IP is selected or not, and synthesize an SoC architecture through trade-offs between various conflicting design constraints. Furthermore, the framework must exploit IP's with imprecise design costs, e.g., imprecise area, energy consumption, execution time, design time, and design quality, because IP's are developed in different companies with different design skills and technologies, with their details typically not available to the user before use. Even though the precise design costs of an IP are available, the design costs are different from those of the IP in various target environments of IP integrators because the provided design costs are obtained just in a development environment of an IP provider.
In this thesis, we present an IP-based SoC synthesis framework focusing on how to select IP's from different sources and how to integrate the selected IP's using on-chip buses. In order to synthesize an on-chip bus-based SoC architecture using IP's with imprecise design costs, we propose a possibilistic mixed integer linear programming (PMILP) model, which is converted into an equivalent mixed integer linear programming (MILP) model without increasing the computational complexity. Then, the equivalent MILP model is solved to decide whether each IP is selected or not, and to locate the selected IP on the optimal on-chip bus of a hierarchical bus architecture that consists of on-chip buses with different bus attributes. Experimental results on an MP3 decoding system show that the IP-centric design space with uncertainty can be successfully explored using the proposed scheme.
하나의 칩으로도 시스템(즉, 시스템칩: System-on-Chip)을 구현할 수 있을 정도로 VLSI의 직접 기술이 발달함에 따라, 시스템 디자이너는 많은 기회를 가지게 되었다. 하지만, 디자이너의 생산성(Design Productivity)증가가 트랜지스터의 직접도(Silicon Capacity)증가를 따라가지 못하고 있어 반도체 산업의 성장에 장애가 되고 있다. 디자이너의 생산성을 더욱 크게 향상시키기위한 방법으로, 재 사용가능한 기능 블록(IP: Intellectual Property)이 앞으로 늘리 사용되어 2009년도에는 시스템칩 디자인의 80% 이상이 이러한 IP로 채워질 것으로 예상되고 있다. 이로 인해, 시스템 디자이너가 여러 회사에서 제공하는 다양한 IP중에서 필요한 IP를 선택하고 이 IP를 기반으로 시스템칩 아키텍처를 합성할 수 있는 Framework이 요구된다. 요구되는 Framework은 시스템 설계시에 서로 상충되는 다양한 Design Cost(가령, Area, Energy Consumption, Execution Time, Design Quality)에 대한 요구사항들을 동시에 고려하면서, IP의 Design Cost가 정확하지 않은 경우도 고려할 수 있어야 한다. IP의 Design Cost가 부정확(Imprecise)한 이유는 다음과 같다. 첫째, IP는 서로 다른 설계 기술과 제조 기술을 가지고 있는 여러 회사들에서 만들어진다. 그런데, 보통의 경우 사용전에는 IP의 Design Cost에 대한 자세한 정보는 제공되지 않는다. 둘째, IP의 Design Cost에 대한 자세한 정보가 제공되더라도, 제공된 정보는 IP개발자의 개발 환경에서 얻어진 정보이므로, IP사용자의 사용 환경에서는 그 값이 달라진다. 그런데, 이러한 값의 변화는 개발 환경과 사용 환경의 차이 때문에 발생하는데 이를 정확하게 예측하기가 매우 어렵다.
본 논문에서는 IP기반의 시스템칩 (IP-Based SoC)합성을 위한 Framework을 제시한다. 특히, 제안하는 Framework에서는 서로 다른 곳에서 개발된 IP를 어떻게 선택하고, 선택된 IP를 온칩(On-Chip)버스를 이용하여 어떻게 연결할 것인가를 집중적으로 고려한다. 이를 위해 우리는 PMILP(Possibilistic Mixed Integer Linear Programming) 모델을 제시한다. 이 모델을 이용하면, IP의 부정확한 Design Cost를 고려하여 옵칩버스기반의 시스템칩 아키텍처를 합성할 수 있다. 이 PMILP로 모델링된 문제의 해답을 얻기 위해, 먼저 이 PMILP모델을 동일한 의미를 갖는 MILP(Mixed Integer Linear Programming) 모델로 연산량(Computational Complexity)의 증가없이 변환을 한 후, 변환된 MILP모델을 늘리 사용되는 MILP Solver로 풀면 된다. 이렇게 얻어진 결과를 통해 어떤 IP를 선택할 것이며, 선택된 IP를 어떠한 온칩버스에 연결할 것인가를 결정할 수 있다.
