This thesis describes a design of the barrier to synchronize interface protocol blocks in data-intensive application and implements it to behavioral emulator as the typical example of the data-intensive application. Behavioral emulator has interface protocol block to communicate the target system. As target system is more complex, synchronization for interface protocol blocks is more required.
Using the barrier synchronization for interface protocol blocks, behavioral emulator can use the multiple FPGA with fully scalability. This is useful because target system can require more I/O to behavioral emulator. Specialized hardware is often used to improve the performance of a barrier synchronization operation. The proposed barrier hardware is customized to behavioral emulator.
The barrier hardware has been implemented in behavioral emulator and verified by gate-level simulation.
오늘날, VLSI 분야의 발전으로 하나의 design에 사용되는 gate 및 I/O의 수가 해마다 증가하고 있다. 행위모델 에뮬레이션은 검증 단계와 속도 측면에서 이러한 경향에 적합한 검증 방법으로 자리잡고 있다. 그러나, 행위모델 에뮬레이터가 지원하는 I/O 수는 제한되어 있기 때문에 이를 증가시키기 위해서는 여러 FPGA의 사용이 불가피하다. 그리고 이를 위해서는 FPGA 의 I/O를 구동하는 인터페이스 프로토콜의 동기화가 필요하다. 이는 집약형 데이타 어플리케이션에 주로 적용될 수 있다.
본 논문에서는 행위모델 에뮬레이터에서의 장점을 잃지 않으면서 인터페이스의 통기를 맞출 수 있는 barrier hardware를 제안하고 구현하였다. 제안하는 barrier hardware는 일반적인 barrier와 비교하여 행위모델 에뮬레이터에서 다음과 같은 장점을 갖는다. 먼저 shared bus구조를 이용하여 높은 확장성을 얻었다. 다음으로 burst mode와 delay hiding 방법을 통해 performance를 개선하였다. 세 번째로 인터페이스 프로토콜의 구조에 거의 영향을 주지 않으며, 마지막으로 동기화를 위해 사용하는 FPGA의 I/O 개수를 줄였다.
이러한 구조는 hardware로 구현하여 gate-level simulation을 통해 검증하였다.
