The use of digital systems in nuclear instrument and control system (I&C) prevails because of their increased capability and superior performance compared with the analog systems. However, it is very difficult to evaluate the reliability of digital systems because they include the complex fault processing mechanisms at various levels of the systems. Software is another obstacle in reliability assessment of the systems that requires ultra-high reliability. There are ongoing debates in industry, academia, and the international standards community on the problem whether software reliability can be quantified or not. In addition, the reliability of digital systems has to be assessed considering software, hardware and SW/HW interactions because the software consideration cannot be fully understood apart from hardware considerations and vice versa.
This work describes a combinatorial model for estimating the reliability of the embedded digital system by means of discrete function theory and software control flow. This model includes a coverage model for fault processing mechanisms implemented in digital systems. Furthermore, the model considers the interaction between hardware (H/W) and software (S/W). The fault processing mechanisms make it difficult for many types of components in digital system to be treated as binary state, good or bad. The discrete function theory provides a complete analysis of multi-state systems as which the digital systems can be regarded. Through adaptation of software control flow to discrete function theory, the HW/SW interaction is also considered for estimation of the reliability of digital system.
In this work, the information on the coverage factor of fault tolerance mechanisms and software masking effects on hardware faults is obtained through fault injection experiments. Based on the Very High Speed Integrated Circuit (VHSIC) Hardware Description Language (VHDL), a simulation model for fault injection was developed. The information on the coverage factor of fault tolerance mechanisms and software masking effects on hardware faults was measured as coverage function of hardware faults.
Using this model, we predict the reliability of one board controller in a digital system, Interposing Logic System (ILS), which is installed in YGN nuclear power units 3 and 4. Moreover, using the simulation model, we have predicted the coverage values for the hardware faults in a digital system-Interposing Logic System (ILS).
Since the proposed model is a generalized combinatorial model, the simplification of this model becomes the conventional model that treats the system as binary state. This modeling method is particularly attractive for embedded systems such as digital protection systems of nuclear power plants in which medium sized software is implemented since it will require very laborious work for this method to be applied to systems with large software.
기존의 아날로그 시스템에 비해서 디지털 시스템은 뛰어난 능력 및 우수한 성능을 갖고 있기 때문에 원자력발전소에 사용되는 계측 및 제어시스템이 디지털 시스템으로 교체 및 사용되고 있다. 그러나, 디지털 시스템은 각 부품수준에서의 고장내구성(Fault Tolerance)을 확보하기 위한 복잡한 메커니즘을 갖고 있어서 시스템의 신뢰도를 평가하기가 매우 어려워 졌다. 또한, 높은 신뢰도를 요구하는 디지털 시스템에 구현되는 소프트웨어는 디지털 시스템의 신뢰도 평가에 걸림돌로 작용하고 있다. 아직도 산업 및 학계에서는 소프트웨어의 신뢰도가 정량적으로 평가 될 수 있는지에 관한 많은 토론을 하고 있는 중이다. 부가적으로, 디지털 시스템에 사용되는 소프트웨어와 하드웨어는 따로 분리하여 고려될 수 없고 하드웨어와 소프트웨어의 동적인 상호작용을 고려하여 소프트웨어와 하드웨어가 결합된 하나의 “시스템”으로써 디지털 시스템의 신뢰도를 평가해야 한다.
본 연구에서는 이산함수이론과 소프트웨어의 제어흐름(control flow)을 이용하여 소규모의 디지털 시스템의 신뢰도를 평가하기 위한 신뢰도 모델을 개발하였다. 본 신뢰도 모델에서는 내구결함구조(fault tolerance architecture)를 고려 할 수 있는 coverage모델을 포함하였으며, 하드웨어와 소프트웨어의 상호작용을 고려한 모델을 포함하였다. 디지털 시스템 내부에 구현되어 있는 내구 결함 메커니즘(fault tolerance mechanism)때문에, 디지털 시스템을 구성하는 각 부품들의 상태를 단순히 두 가지의 상태(고장, 정상)로 볼 수 없게 되었다. 즉, 디지털 부품의 내부에 결함이 발생하여도 그 부품의 내구결함 메커니즘이 결함을 발견하여 정상상태로 복귀 시킬 수도 있거나, 또는, 내구결함 메커니즘의 능력부족에 의하여 결함을 발견하였지만, 정상상태로 복구는 못 시키고, 상위 레벨의 내구결함 메커니즘에게 결함을 복구하는 역할을 넘겨 주게 된다. 이산함수이론은 디지털 시스템에 구현된 내구결함 메커니즘에 의해 디지털 부품들이 가질 수 있는 이러한 다양한 상태를 분석하기 위한 방법을 제공한다. 또한, 소프트웨어의 제어흐름(control flow)을 이산함수이론에 적용하므로 써, 소프트웨어와 하드웨어의 상호작용을 고려할 수 있게 되었다.
위에서 언급된 디지털 시스템의 신뢰도 모델에 필요한, 내구결함구조에 의해 시스템의 부품들에 발생하는 결함들의 탐지 및 복구되는 정도와 소프트웨어에 의해서 하드웨어의 결함들이 시스템 고장으로 전파되는 것을 방지 및 차폐(masking)되는 정도에 대한 정량적인 정보를 얻기 위하여, 시스템이 가지는 기능들을 그대로 모사(simulation)하고 이렇게 모사된 시스템 내부에 결함을 주입하여 정량적인 정보를 추출해내는 실험을 수행하였다. 시스템을 모사하기 위해서 VHDL(Very high speed integrated circuit Hardware Description Language)을 사용하였다. 본 연구에서는 내구결함구조의 coverage factor 와 하드웨어의 결함에 대한 소프트웨어의 masking factor를 실험적인 자료로부터 추출하기 위한 방법으로 discrete software coverage function을 제안하였다.
개발된 신뢰도 모델을 사용하여 영광 원자력발전소 3, 4호기에 구현되어 사용되고 있는 ILS(Interposing Logic System)에서 일부 기능을 담당하고 있는 one board controller의 신뢰도를 정량적으로 평가해 보았다.
제안된 신뢰도 모델은 시스템 및 시스템을 구성하고 있는 부품들이 다양한 상태를 가질 수 있다는 가정 하에 개발된 일반화된 신뢰도 모델이므로, 시스템 및 시스템을 구성하는 부품들의 상태를 고장 또는 정상으로 보는 기존의 모델링 방법을 확장하였다고 볼 수 있다. 따라서, 본 모델에서 내구결함구조의 특성 및 하드웨어와 소프트웨어의 상호작용을 고려하지 않는다면, 기존의 모델링 방법과 같은 결과를 보여준다. 그러나, 개발된 신뢰도 모델은 시스템을 미시적 관점에서 본 모델이기 때문에, 큰 규모의 복잡한 시스템에 적용하기에는 인력 및 비용이 많이 필요할 것으로 보인다.
