서지주요정보
Microwave frequency model of wafer level package based on s-parameter measurement = S-파라미터 측정을 통한 마이크로파 영역에서의 Wafer Level Package 모델에 관한 연구
서명 / 저자 Microwave frequency model of wafer level package based on s-parameter measurement = S-파라미터 측정을 통한 마이크로파 영역에서의 Wafer Level Package 모델에 관한 연구 / Jun-Woo Lee.
저자명 Lee, Jun-Woo ; 이준우
발행사항 [대전 : 한국과학기술원, 2001].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8012444

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 01121

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

In this paper, we firstly present the high frequency equivalent circuit model of Wafer Level Package (WLP) interconnection up to 5 GHz. Since WLP interconnection is fabricated on the semiconductor, it can be compared with on-chip MIS transmission lines. But the dimension of the WLP interconnection, such as thickness of dielectric layer and metal line, is much larger than that of the on-chip interconnection. Previous studies about MIS structure cannot be applied directly to WLP interconnection. The thick dielectric layer and on-chip metal plane in the WLP interconnection result in relatively low slow wave factor. Measurement results, along with the quite low loss, confirm operation in a quasi-TEM mode in the WLP interconnection. The extracted model parameters from measured S-parameters are compared with theoretical results on several such structures. Excellent agreement is found, which shows WLP interconnection can be regarded as conductor-backed coplanar waveguide with silicon losses. Finally, based on the extracted model parameters, we simulated the signal integrity of Rambus Memory Module when WLP is applied. And successfully demonstrated that the increased capacitive loading of WLP can be compensated by choosing proper line impedance.

오늘날 동작 주파수가 급격히 증가하고 스위칭 전류가 커지면서 패키지의 전기적 특성이 중요한 문제로 부각되고 있다. 본 연구에서 사용된 웨이퍼 수준 패키지의 경우 패키지 공정이 웨이퍼 상태에서 모두 끝나기 때문에 여러 가지 장점을 지니고 있다. 가장 큰 장점은 가격이 저렴하다는 것이다. 또한 패키지의 크기가 칩 크기와 같고 별도의 lead가 없기 때문에 전기적 특성 또한 우수하다. 하지만 I/O 수가 제한 되기 때문에 I/O 수가 비교적 작은 고속동작의 메모리 혹은 휴대형 소형 제품에 많은 적용이 되고 있다. 본 연구에서는 웨이퍼 수준의 패키지가 가지는 전기적 특성을 분석하고 등가 모델을 세워 기존의 회로 시뮬레이션 툴에 적용할 수 있도록 하였다. 또한 이 결과를 현재 가장 많이 사용되고 있는 칩 스케일 패키지인 마이크로 BGA와 비교하였다. 웨이퍼 수준 패키지의 경우 유전체 두께가 마이크로 BGA의 경우에 비해 약 $\frac{1}{9}\ 밖에 되지 않기 때문에 상대적으로 커패시턴스가 크고, 같은 이유로 인덕턴스는 작다. 본 연구에서는 패키지에서 생기는 기생성분 값의 차이가 모듈에 미치는 영향을 살펴보기 위해 램버스 메모리 모듈을 선택하여 그 효과를 살펴보았다. 그 결과 임피던스 정합의 관점에서는 웨이퍼 수준 패키지가 보다 나은 특성을 보였다. 웨이퍼 수준 패키지의 경우 상대적으로 큰 커패시턴스로 인해 저주파에서 임피던스가 규격보다 작게 나타나지만 이는 모듈상의 선을 재설계 함으로서 보상할 수 있음을 확인하였다. 따라서 결국 인덕턴스가 작은 웨이퍼 수준 패키지가 고주파 특성이 좋아 보다 넓은 주파수 영역에서 임피던스 정합이 가능한 것을 시뮬레이션을 통해 확인할 수 있었다. 하지만 큰 커패시턴스로 인해 모듈의 전달 딜레이가 길어지는 단점이 있다. 결과적으로 딜레이가 규격을 넘지 않는 한도 내에서는 작은 인덕턴스를 갖는 웨이퍼 수준 패키지가 고주파에서 마이크로 BGA의 경우보다 나은 특성을 보여주기 때문에 램버스 모듈에 적용하는 것이 충분히 가능하다는 것을 알 수 있었다. 여기에 웨이퍼 수준 패키지가 가지는 저렴한 가격을 고려한다면 재료적, 기계적 신뢰도가 보장된다면, 웨이퍼 수준 패키지는 램버스 패키지로서 강력한 후보가 될 수 있을 것이다.

서지기타정보

서지기타정보
청구기호 {MEE 01121
형태사항 v, 50 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이준우
지도교수의 영문표기 : Joung-Ho Kim
지도교수의 한글표기 : 김정호
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Reference : p. 42-44
주제 Wafer Level Package
S-parameter measurement
Model
웨이퍼 수준 패키지
S-파라미터 측정
모델
QR CODE qr code