MPEG-1 audio layer III, commonly called MP3, is one of the most widely used audio compression standards. As the computation power of portable devices, such as PDA’s or smart phones, grows, MP3 playback became a basic function to be equipped with, but MP3 decoding is a data-intensive application and, thus, expensive for such devices since power consumptions is a critical problem. This thesis presents a low power MP3 decoder. The presented MP3 decoder is a RISC DSP suited for MP3. Approaches to achieve low power are taken in algorithmic and architectural level. Those are fixed-point arithmetic-based implementation, reduced bitwidth of registers and memory, and cycle count reduction for lower operating frequency using a new set of instructions. Various examination and experiments on the decoding algorithm are carried to exploit the characteristics in low power implementation. The resulted cycle count per frame is so small that it can operate with 12.8 MHz while decoding in real-time, which is the second lowest among similar previous implementations and the lowest among the commercial products. The product of this thesis is a synthesizable Verilog HDL code in RTL level.
흔히 MP3라 부르는 MPEG-1 audio layer III는 최근 가장 널리 사용하는 오디오 압축 표준의 하나이다. 최근에는 PDA나 스마트폰과 같은 휴대용 장비의 연산 능력이 증가하면서 MP3 재생은 그러한 장비들이 갖추어야 할 기본적인 기능 중의 하나가 되어버렸다. 그러나 MP3는 복호화는 처리해야 할 데이터가 매우 많은 응용분야로서 저전력이 중요한 관건인 휴대용 장비로서는 여전히 부담스러운 것이 사실이다. 이 논문에서는 저전력 MP3 복호화기를 제안한다. 제안한 MP3 복호화기는 RISC 형태의 DSP이다. 저전력의 구현은 알고리즘과 구조 수준에서 이루어졌는데 이는 고정 소수점 연산에 의거한 구현, 레지스터와 메모리의 짧은 비트 폭, 그리고 새로운 명령어 집합에 의한 수행 시간의 단축을 통하여 동작 주파수를 낮추는 것을 말한다. 저전력 구현을 위하여 복호화 알고리즘에 대한 심도 있는 고찰과 분석이 이루어졌으며, 결과적으로 12.8 MHz의 낮은 동작 주파수에서도 실시간으로 복호화가 가능하게 되었다. 이 동작 주파수는 기존에 구현되었던 복호화가 중에서 두 번째로 낮은 것이며, 현존하는 상업용 복호화기보다 낮은 것이다. 결과물은 합성 가능한 레지스터 전송 수준의 Verilog HDL 코드이다.
