This paper describes a CMOS Programmable Gain Amplifier for IMT-2000. Basically, the two types of digitally programmable gain amplifiers(PGA), for receive path and transmit path, are proposed. The design issues of the proposed circuits are the bandwidth extension and the linearity improvement.
In the PGA for receive path, the gain varies from-40dB to 40dB in 2dB steps. Its operating frequency is 190MHz and ⅡP3 at minimum gain is-7.47dBm.
In the PGA for transmit path, the gain varies from-40dB to 20dB in 2dB steps. Its operating frequency is 380MHz and ⅡP3 at minimum gain is-3.3dBm.
These PGAx were simulated with CADENCE SpectreRf. The spice model parameter of the transistor used is BSIM3 based on TSMC 0.35um CMOS process. The whole PGA block occupies 1.35mm×0.68mm including internal decoupling capacitors and consumes 23mA at 3v supply.
본 논문을 통해 IMT-2000 송수신기를 위한 Programmable Gain Amplifier(프로그래머블한 전압 이득 변환 증폭기)를 제안하였다. 설계된 회로는 송신기용, 수신기용의 두 가지로서 모두 디지털적으로 전압이득을 조절하게 되어 있으며, 기본적인 회로의 구조는 비슷하나 세부적인 값들이 각각의 목적 성능에 맞게 조금씩 다르게 설계되어 있다. 회로의 선형성과 주파수 특성의 향상에 본 회로 설계의 주안점을 두었다.
먼저 송신용 전압 이득 변환 증폭기를 설계하여 칩으로 제작하였고, 이를 보드수준에서 테스트하였다. 이 테스트 결과를 토대로 성능을 좀더 향상시켜서 송신용과 수신용의 전압 이득 변환 증폭기를 설계하였다.
송신용 전압 이득 변환 증폭기의 경우, 동작 주파수가 190MHz 이상을 목표로 설계되었으며 -40dB부터 40dB 까지 2dB 간격으로 전압 이득을 변환시킬수 있으며, 최종 모의실험 결과 ⅡP3의 경우 최소 전압 이득인 -40dB의 경우 - 7.47dBm이고 3dB 대역폭은 최소 전압 이득일때 280MHz로 나타났다.
수신용 전압 이득 변환 증폭기의 경우, 동작 주파수가 380MHz 이상을 목표로 설계되었으며 -40dB부터 20dB까지 2dB 간격으로 전압 이득을 변환시킬수 있으며, 최종 모의 실험 결과 ⅡP3의 경우 최소 전압 이득인 -40dB의 경우 -3.3dBm이고 3dB 대역폭은 최소 전압 이득일 때 657MHz로 나타났다. 이 성능은 SiBJT나 BiCMOS로 제작되어진 상용제품과 견줄 만한 수준이다.
전체 회로의 면적은 1.35mm×0.68mm 이며, 송신용과 수신용 합쳐서 모두 3V 공급전압에 25mA를 소모한다. 모든 모의 실험은 CADENCE Spectre RF를 이용해 행해졌으며, TSMC 0.35um CMOS 공정을 사용하여 설계하였다.
