In the verification of system on chip (SoC), the need for emulation with an integrated run-time monitoring system increases because the simulation approach with HDL could not provide sufficient execution speed for long term analysis. In this thesis, we propose a design of iAnalyzer, coordinated run-time monitoring environment for in-system Alforithm Verification Engine (iSAVE) which is a kind of emulation system making a behavioral algorithm described by C programming language run with a real target system.
iAnalyzer system consists of two parts. One is for analyzing pin signals of Pin Signal Generator (PSG) monitored by Pin Signal Analyzer (PSA). The other is for the software variables of the algorithm monitored by Software Variable Analyzer (SVA). This iAnalyzer system provides coordinated analyzing mechanism between PSA ans SVA in order to support a debugging feature of the behavioral algorithm emulator which, in nature, consists of software and hardware part to emulate an algorithm with a real target system.
In this thesis, we applied iAnalyzer to the emulation of MAS3507D chip, MPEG 1 Layer 3 decoder and confirmed the operation of iAnalyzer successfully. Finally, we suggest a new PSA architecture for higher sampling rate and more monitoring signals.
시스템 디자인 검증에서 HDL로 기술된 디자인을 시뮬레이션에 의한 방법으로 검증하는 것은 많은 시간을 소요하기 때문에 빠른 속도로 런타임 모니터링을 할 수 있는 시스템을 갖춘 에뮬레이션에 의한 검증 방법이 갈수록 선호되고 있다. 본 논문에서는 알고리듬 레벨의 C 언어로 기술된 디자인을 실제 목표 시스템과 연동하여 에뮬레이션을 해줄 수 있는 in-system algorithm Verification Engine (iSAVE) 장비에서 iAnalyzer라고 불리는 실행시간 모니터링 환경을 디자인을 제안하고 구현하였다.
iAnalyzer는 크게 두 부분으로 구성되어 있다. 한 부분은 Pin Signal Analyzer (PSA)라고 불리며 목표 시스템과 Pin Signal Generator (PSG) 사이의 핀 신호들을 분석하는 부분과 Software Variable Analyzer (SVA)라고 불리우며 알고리듬 내의 변수 값들을 분석하는 부분으로 구성되어 있다. 이러한 iAnalyzer 시스템은, 다른 에뮬레이션 방법과는 달리 iSAVE와 같이 소프트웨어와 하드웨어 부분으로 나뉘어서 에뮬레이션을 하는 방법에 반드시 필요한 Pin Signal Analyzer와 Software Variable Analyzer 사이의 동기화된 분석 및 디버깅 메카니즘을 제공한다. 이외에도 Pin Signal Analyzer는 최소의 하드웨어 자원을 활용하여 실행시간 모니터링을 할 수 있는 환경을 제공하고 있다. 본 논문에서는 이러한 동기화된 디버깅 환경을 제안하고 구현하였으며 MPEG 1 Layer 3 디코딩 칩인 MAS3507D를 에뮬레이션 하는데 적용해서 제안된 동기화된 디버깅 시스템이 성공적으로 동작함을 검증하였다.
마지막으로는 좀 더 높은 샘플링 비율과 좀 더 많은 신호들의 모니터링을 지원하기 위한 새로운 구조의 PSA를 제안하였다.
