서지주요정보
저온 열처리 공정에 의한 LCD-TFT용 poly-Si 박막의 제조에 관한 연구 = A study on the fabrication of poly-Si films for LCD-TFT by low-temperature annealing process
서명 / 저자 저온 열처리 공정에 의한 LCD-TFT용 poly-Si 박막의 제조에 관한 연구 = A study on the fabrication of poly-Si films for LCD-TFT by low-temperature annealing process / 김해열.
저자명 김해열 ; Kim, Hae-Yeol
발행사항 [대전 : 한국과학기술원, 2000].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8011162

소장위치/청구기호

학술문화관(문화관) 보존서고

DMS 00007

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

In polycrystalline-silicon (poly-Si) thin-film transistors (TFTs) for liquid crystal displays (LCDs), it is crucial to obtain poly-Si films with large grains at low temperature and in short time, where low-cost glass is used as substrate. The most common fabrication process for poly-Si films is the deposition of a-Si:(H) films and their crystallization by post-annealing such as solid phase crystallization (SPC) or excimer laser annealing (ELA). SPC has many advantages over ELA, such as uniformity, large-area capability, etc. But the high crystallization temperature around 600℃ and long crystallization time prevent SPC from the commercial application. In order to overcome the limitations of the conventional SPC method, novel solid phase crystallization methods are suggested for synthesizing large-grained poly-Si films at low temperature and in short time. First, a-Si/Pd double layers and a-Si:H/μc-Si:H double layers as well as a-Si:(H) single layers were deposited on Corning 1737 glass. Second, hydrogen plasma heating (HPH) as well as conventional furnace heating was applied to both the single layers and double layers for annealing. The a-Si single layers (1500Å) deposited by sputtering had high structural disorder and they were crystallized very slowly by furnace heating at 600℃. The crystallization rate of a-Si single layers decreased as the deposition pressure increased during sputtering. In the meanwhile, the a-Si:H single layers (1500Å) deposited by plasma-enhanced chemical vapor deposition (PECVD) had high structural order due to the hydrogen atoms bonded to silicon atoms, but the hydrogen evolution induced the structural disordering during the initial annealing time. The a-Si:H single layers were fully crystallized by furnace heating within 40 h at 600℃, The crystallization rate of a-Si:H single layers also decreased as the deposition pressure increased during PECVD. Palladium (Pd) and a-Si layers were sequentially deposited by sputtering in order to form a-Si(1500Å)/Pd(100Å) double layers, where Pd was introduced to enhance the nucleation reaction of crystalline silicon (c-Si) during the furnace heating. At 450℃, the nuclei of c-Si were formed from the a-Si/Pd double layers, and the final grain size in the double layers annealed at 550℃ for 20 h was as small as 0.1㎛, where metal contamination was also detected from the diffusion of Pd atoms into a-Si layers. Hydrogenated microcrystalline silicon (μc-Si:H) and hydrogenated amorphous silicon (a-Si:H) layers were sequentially deposited by PECVD in order to form a-Si:H(1500Å)/μc-Si:H (500Å) double layers, where μc-Si:H layer was introduced to enhance the nucleation reaction of c-Si during the furnace heating. The a-Si:H/μc-Si:H double layers with no treatment showed the similar crystallization behavior to that of a-Si:H single layers. However, the crystallization reaction of the double layers was enhanced drastically through the plasma etching treatment which was performed between the depositions of μc-Si:H and a-Si:H layers. The double layers were transformed into poly-Si films with grains of 0.55㎛ after annealing at 600℃ for 15 h. HPH was found to be very effective to enhance the crystallization rate of a-Si/Pd double layers as well as a-Si:H/$μc-Si:H double layers at low temperature and in short time. The a-Si/Pd double layers annealed by HPH were crystallized to poly-Si films with grains of 0.3 ㎛ at 460℃ for 1h and the a-Si:H/μc-Si:H double layers annealed by HPH were crystallized to poly-Si films with grains of 0.4 ㎛ at 507℃ for 1h. In the meanwhile, the a-Si:(H) single layers showed little indication of phase change, but the amorphous structure was evolved into more ordered structure during HPH. The reason why the crystallization rate of a-Si/Pd double layers and a-Si:H/μc-Si:H double layers is accelerated at low temperature by HPH can be explained by the following model : The hydrogen from hydrogen plasma, during HPH, interacts with the Si-Si and Si-H bonds in a-Si:(H) films and results in decreasing the amount of disordered Si-Si bonds and ordering the overall amorphous structure through by thermal annealing and chemical annealing, which makes the grain growth reaction favorable at low temperature.

LCD-R용 poly-Si 박막을 제조하기 위한 기존의 a-Si:(H) 박막의 결정화 방법 중 하나인 SPC(고상결정화)법의 가장 큰 단점인 600℃ 이상의 높은 열처리 공정 온도와 수심 시간 이상의 긴 공정시간의 문제를 해결하고 동시에 큰 결정립을 갖는 poly-Si 박막을 제조하기 위하기 위하여, a-Si:(H) 단층 박막 이외에 a-Si/Pd 이층 박막 및 a-Si:H/μc-Si:H 이층 박막을 이용하였으며, 특히 bydrogen plasma heating이라는 새로운 계념의 저온 열처리 공정을 적용하였다. 그 연구 결과를 요약하면 다음과 같다. 1. Sputtering법으로 증착한 a-Si 단층 박막은 Raman spectra 상에서 그 Raman shift 값이 $460 cm^{-1}$ 미만의 값을 나타냄으로써 매우 큰 구조적 무질서도를 갖고 있음을 확인하였다. a-Si 단층 박막은 furnace annesling에 의한 열처리 시 그 구조 변화 속도가 매우 낮았으며, 그 결과 600℃에서 40 시간 열처리 한 후의 박막 내 다량의 비정질 실리콘 상이 관찰되는 등 매우 느린 결정화 거동을 보였으며, 증착 압력이 높은 a-Si 박막의 경우 그 결정화 속도가 더욱 낮게 나타났다. 2. PECVD 법으로 증착한 a-Si:H 단층 박막의 경우, 박막 내 함입된 수소의 영향으로 Raman shift 값이 $470 cm{-1}$ 근방의 값을 나타냄으로써, sputtering법으로 증착한 a-Si 박막에 비하여 훨씬 규칙적인 구조를 갖는 비정질 상으로 이루어져 있음을 확인하엿다. 하지만 열처리 초기에 비정질의 구조적 무질서화 현상이 관찰되었으며 이는 박막 내의 수소가 방출되면서 일어나는 현상으로 확인되었고, 수소 방출에 필요한 활성화에너지 값은 121 kJ/mol의 값을 나타내었다. 대부분의 a-Si:H 박막의 정우 600℃에서 40 시간 내어 결정화 반응이 완료되었고, 증착 압력이 높은 경우에 그 결정화 반응 속도가 낮게 나타났다. 3. 핵생성 반응을 촉진시키기 위하여 Pd 박막을 a-Si 박막 하부층에 형성시킨 a-Si/Pd 이층 박막의 경우, 핵생성 반응이 촉진되어 450℃에서 결정핵을 관찰 할 수 있었다. 하지만 550℃에서 20 시간 열처리 한 경우에 0.1㎛ 미만의 작은 크기의 결정립을 갖는 poly-Si 박막으로 상변태 되었고, 동시에 a-Si 박막 내로의 Pd 원자의 확산에 의한 metal contamination이 관찰되었다. 4. 핵생성 반응을 촉진하기 위한 또 다른 물결로써 μc-Si:H 박막을 a-Si:H 박막 하부층에 형성시킨 a-Si:H/μc-Si:H 이층 박막의 경우에, a-Si:H 단층 박막에 비하여 그다지 결정화 속도가 증가하지 않았지만, 증착 시 plasma etching treatment에 의하여 핵생성 조건을 최적화한 a-Si:H/μc-Si:H 이층 박막의 경우에는 그 결정화 속도가 증가하여, 600℃ 에서 15시간에 결경화 반응이 완료되어 0.55 ㎛ 크기의 결겅립을 갖는 poly-Si 박막으로 상변태되었다. 5. Hydrogen plasma heating에 의하여 a-Si 단층 박막과 a-Si:H 단층 박막의 경우에는 모두 550℃이하에서 결정화 반응이 전혀 진행되지 않았지만, Pd 박막이나 μc-Si:H 박막을 각각 하부층에 형성시킨 a-Si/Pd 이층 박막과 a-Si:H/μc-Si:H 이층 박막의 경우에는 저온에서도 빠르게 결정화 반응이 진행됨을 확인하였다. a-Si/Pd 이층 박막의 경우 460℃에서 1 시간 열처리한 후 0.3 ㎛ 크기의 결정립을 갖는 poly-Si 박막으로, 그리고 a-Si:H/μc-Si:H 이층 박막의 정우 507℃에서 1시간 열처리한 후 0.4 ㎛ 크기의 결정립을 갖는 poly-Si 박막으로 각각 상변태되었다. 6. Hydrogen plasma heating에 의하여 저온어서 a-Si/Pd 이층 박막이나 a-Si:H/μc-Si:H 이층 박막의 결정화 반응이 촉진된 이유는. plasma 내의 수소가 a-Si:(H) 박막과 상호 작용을 하여 chemical annealing 및 thermal annealing 에 의하여 비정질 구조를 좀 더 규칙적인 구조로 재배열시키고, 그 결과로써 결정립 성장반응이 촉진되는 모델에 의하여 잘 설명될 수 있다. 이상 결과로부터 hydrogen plasma heating을 응용한 저온 열처리 방법은 결정화 온도뿐만 아니라 결정화 시간 또한 짧아, 설계 LCD용 저온 poly-Si TFT에 그 활용이 기대된다고 할 수 있다.

서지기타정보

서지기타정보
청구기호 {DMS 00007
형태사항 xii, 127 p. : 삽도 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Hae-Yeol Kim
지도교수의 한글표기 : 이재영
지도교수의 영문표기 : Jai-Young Lee
학위논문 학위논문(박사) - 한국과학기술원 : 재료공학과,
서지주기 참고문헌 : p. 118-127
주제 다결정실리콘
박막트랜지스터
저온결정화
플라즈마
금속유도
LCD
TFT
Polysilicon
Low temperature
Annealing
QR CODE qr code