In this dissertation, we are concerned with the issues on design and performance analyses of a scalable multicast ATM switch system with asymmetric switch elements.
First, we propose a switch module with quasi-shared buffering. The proposed switch adopts a switch architecture with separated buffers shared between input and output ports. For sharing dedicated buffers within the switch module, a simple distributor and fast arbiter are proposed. The proposed distributor delivers incoming cells evenly into several dedicated buffers and the arbiter resolves contentions of the cells destined for the same output port. The size of output group and the size of output port per output group can be changed by simply changing the number of cross-point columns located in the cross-point output switch and the arbiter. The performance is evaluated through both numerical analysis and simulation in terms of throughput, mean delay, cell loss probability, and buffer requirements.
Second, we propose a scalable multicast ATM switch system with asymmetric switch modules. For building the proposed switch system, we propose a routing algorithm, a multicasting table management algorithm, an internal cell format, and an interconnection method of the switch modules. The proposed routing and cell-splitting copy algorithm can reduce the required buffer size for multicasting routing table and the traffic load on the links within the switch fabric. And we explain the necessity of asymmetric switch systems, and show several numerical examples. The performance of the system is evaluated through both numerical analysis and simulation in terms of throughput, mean delay, cell loss probability, and buffer requirements.
Third, we propose a new cell re-sequence mechanism and an implementation method for multipath ATM switches. Since the proposed mechanism uses per-VC logical queues that store only the cells belonging to the same VC, the mechanism can reduce the processing time compared with conventional re-sequence schemes. The mechanism also needs no arbitration function for selecting an output cell, and can be used regardless of the rate of VC and the switch type.
Finally, we propose a new switch architecture with two separated buffer groups for two different QoS classes and a scalable multicast ATM switch system based on the switch architecture. One buffer group stores real-time traffic cells, and the other one stores non-real-time traffic cells. The proposed switch system can provide a low cell loss probability for non-real-time traffic cells and a low cell transfer delay for real-time traffic cells. Since the proposed switch system has control functions in switch modules as well as input and output interfaces, its interfaces can be simpler and the bandwidth of links can be effectively managed due to distributed control functions. The performance of the proposed switch module and switch system is evaluated through simulation in terms of throughput, mean delay, cell loss probability, and buffer requirements.
본 연구는 비대칭 스위치 소자를 이용한 대용량 멀티캐스트 ATM 스위치 시스템을 제안하고 수학적 분석과 시뮬레이션을 통해 스위치 시스템의 성능을 분석한다.
첫번째로, 본 논문에서는 준-공유버퍼 (quasi-shared buffering) 방식의 스위치 소자를 제안한다. 제안한 스위치 소자는 간단한 구조의 분배기 (distributor)와 고속의 중재기 (arbiter)를 이용하여 입력 및 출력 포트들이 분리된 다수 개의 버퍼들을 공유하는 구조로 되어 있다. 제안한 분배기는 입력 셀들을 각 버퍼에 고르게 분배하고, 중재기는 같은 출력 포트로 향하는 셀들의 출력 순서를 조정해 준다. 출력 스위치와 중재기 내부의 크로스 포인트(cross-point) 갯수 만을 변화시켜 출력 그룹의 갯수와 출력 그룹당 출력 포트 수를 바꿀 수 있어, 비대칭 스위치 소자를 구현하기 쉽다. 수학적 분석과 시뮬레이션을 통해 수율 (throughput), 지연 시간 (delay), 셀 손실률 및 필요 버퍼 크기 등의 스위치 소자의 성능을 평가하였다.
두번째로, 제안된 비대칭 스위치 소자들을 이용한 대용량 멀티캐스트 ATM 스위치 시스템을 제안한다. 이를 위해 라우팅 알고리즘, 멀티캐스팅 표 관리 알고리즘, 스위치 내부 셀 포맷과 스위치 소자들의 연결 방법 등을 제안한다. 제안하는 라우팅 및 셀 복제 알고리즘은 멀티캐스트 경로 표 (routing table)의 크기를 줄일 수 있고, 스위치 패브릭 (fabric) 내 링크들에 트래픽 부하를 고루 분산시킬 수 있는 장점이 있다. 또한 비대칭 스위치 시스템의 필요성과 응용 시스템을 몇 가지 예를 이용하여 설명한다. 제안한 스위치 시스템의 성능은 수학적 분석과 시뮬레이션을 통해 수율, 지연 시간, 셀 손실률 및 필요 버퍼 크기 등의 관점에서 평가한다.
세번째로, 제안한 스위치 시스템과 같은 다중 경로 스위치를 위한 고속의 셀 순서 처리 메커니즘과 그 구현 방안을 제안한다. 제안한 셀 순서 처리 메커니즘은 같은 VC (virtual channel)에 속하는 셀 만을 저장하는 논리적 VC 큐 (logical per-VC queue)를 사용하기 때문에, 기존 셀 순서처리 메커니즘에 비해 처리 시간을 크게 줄일 수 있다. 또한 제안한 방식은 하나의 출력 셀을 선정하기 위한 중재 기능이 필요 없고, 스위치 종류나 VC의 전송율 (rate)에 관계없이 사용할 수 있는 장점이 있다.
마지막으로, 두 가지 QoS (quality of service) 클래스를 지원하는 새로운 스위치 구조를 제안한다. 하나의 클래스는 실시간 트래픽 (real time traffic)을 위한 것이고 또 다른 하나는 비실시간 트래픽 (non-real time traffic)을 지원하기 위한 것이다. 제안하는 스위치 구조는 실시간 트래픽에 대해 작은 지연 시간을 제공하고, 비실시간 트래픽에 대해서는 낮은 셀 손실률을 제공한다. 제안한 스위치 시스템은 입출력 인터페이스 뿐만 아니라 스위치 소자 내에 QoS 제어 기능을 가지고 있으므로, 인터페이스를 더 단순화할 수 있고 링크들의 대역폭을 효과적으로 관리할 수 있다. 제안한 두 가지 클래스를 지원하는 스위치 시스템은 시뮬레이션을 통해 성능을 평가한다.
